Address 증가에 대해 의문이 있습니다.
428
2 câu hỏi đã được viết
안녕하세요.
mig_write, read 파일들 simulation을 돌리다가 문득 궁금해져서 질문 드립니다.
8 x 128 bits로 data를 write 할 때, 총 8번에 걸쳐 Address가 8씩 증가하는데
8씩 증가 하는 것 대신에 "4씩 증가한다." 이런 식으로 사용자가 custom할 수 있는 건가요?
아니면 IP자체에 8로 증가한다고 만들어져 있는 건가요?
질문 드립니다. 감사합니다.
Câu trả lời 1
0
안녕하세요.
vivado에서 제공하는 MIG(Memory Interface Generator)에서 app_data (app_wdf_data. app_rd_data)가 [127:0]로 고정되어 있는 것으로 알고 있습니다. 이 값을 바꿀 수 있으면 (예를 들면 [63:0]로 바꾸면 4씩 증가, 16bits x 4 = 64 bits)가능할 것 같은데, 현재로서는 제공되는 IP를 그대로 사용하기 때문에 어려울 것 같습니다.
감사합니다 ~!!
카페 등업신청
0
33
1
fpga
1
57
2
FPGA 연결 확인 방법
0
42
1
Arty z7 -20 보드의 경우
1
57
2
RVALID/RREADY 핸드셰이크 발생 시 RDATA 전이가 발생해도 문제가 없는 이유?
1
83
4
강의노트는 어디서 받을 수 있나요?
0
66
2
lwip 실험중 오류 상황
0
65
2
이 강의 zboz7보드에서도 실행 가능한가요?
1
70
1
Chapter 16 FSM 관련 질문
1
84
2
강의 환경(linux) 관련 질문
1
101
2
L2_P08 SRAM 코드 리뷰 부탁드립니다.
1
79
2
Arty Z10 관련 문의
1
80
2
수강 순서 질문 있습니다
1
94
2
cache에서 data miss가 나고 메모리에서 read data할때 이해가 안가는 신호가 있어서 질문 드립니다.
0
77
1
13장 파이프라인 질문 드립니다.
1
120
2
UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.
1
101
2
Arty A7-35T 구매 불가
0
77
2
mig7_write8 수정 부분 질문있습니다
0
112
2
Memory Address 구현 질문
0
333
1
ui_clk값을 낮출수 있을까요?
0
372
1
DDR Controller 핀 맵핑
0
717
2
HW Bitstream 다운로드 시 에러 문의
1
600
2
Clock Period 설정방법
0
610
1
Memory controller 설계 관련 질문
0
1534
1