inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

synthesis error

827

한진규

작성한 질문수 4

2

안녕하세요 맛비님.

노트북 새로 구매후에 vitis 설치부터 다시 해보고있는데,

이전 노트북에서는 분명 잘 되었던 bitstream generation이 에러가 뜨면서 안되네요 ㅠㅠ

아래는 Log내용입니다...

TclStackFree: incorrect freePtr. Call out of sequence?

 

용량 줄이는 선택옵션으로 설치했는데(Socs 체크) 이게 문제일까요?

보드추가 인식까지 완료한상태입니다... 재설치를 한번 해보았는데도 똑같네요 ㅠㅠ

 

컴퓨터 사양은 ram 16gb, cpu 4.5ghz, sdd 용량도 넉넉하여 사양문제는 아닐듯한데

커뮤니티 히스토리 검색해보아도 유사사례가없네요..

 

혹시 이런 경험 있으신가요?

fpga 임베디드

답변 2

2

한진규

해결했습니다...

폴더명도 사용자명도아닌 "PC이름"을 한글과 기호없이 영어로만 구성하니 정상적으로 Generate되네요...

(윈도우설정 - 시스템정보 - 정보 - 이 PC이름변경)의 경로입니다

(초기 아무것도안건들면 DESKTOP-XXXXX의 형태)

 

혹여나 나중에 다른분 보실까봐 히스토리 남길겸 남겨놓습니다.

 

+) 근데 이젠 schematic 누르면 비바도가 로그도없이 튕겨버리네요... 디버깅 해보신 적 있다면 공유해주시면 감사하겠습니다

0

설계독학맛비

폴더 path 에 한글이 있어서 문제였군요 ㅠ

schematic 실행시 강제종료는 잘 모르겠습니다. (메모리도 충분하신데)

UART0, 1 중 선택

1

45

2

datamoverbram모듈질문

1

59

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

95

2

vitis 설치 관련 질문 있습니다!

1

84

2

FPGA 공식문서 읽는법

1

94

2

보드 추가의 클릭창이 없습니다.

1

70

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

80

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

105

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

286

3

[9장 led 점등 시간 제어 불가]

1

80

2

Platform Invalid 오류

1

145

3

WSL 설치 관련 문의드립니다!!

1

96

2

Vivado 툴, 파일 질문드립니다!

1

148

2

9장 LED 점등 안됨

1

108

3

Edit in IP Packager 이후에

1

82

1

Fpga 로직

1

88

2

pmu-fw is not running

1

126

2

Create Project에 대해서 궁금해요

1

89

2

장치관리자 USB 포트

1

98

2

FPGA 7장 AXI_LITE I/F질문

1

89

1

bram mover에서 합성할때

1

76

2

타이밍 위반 질문

1

76

2

rvalid 초기화

1

62

2