[lab10] Vivado 10_fsm_counter_ctrl_project 진행 중 Address Map 관련 문의 입니다
696
작성한 질문수 16
안녕하세요.
Lab10 실습 진행 중 강의 영상과 다르게 나오는 부분이 있어서 문의 드립니다.
저는 강의 내용과는 다르게, Address Map 그림에서 주소가
0x43c_0000
0x43c1_0000
으로 나오지 않고,
0x0
0x0
으로 나오고 있습니다.
그리고 64K 가 아닌, 16B 로 나와있는데, 혹시 원인이 무엇인지,
해결방법 알려주시면 감사합니다.
아래에 해당 과정에서 실습한 Diagram, Address Editor, Address Map 사진 첨부 해 드립니다.
답변 1
0
안녕하세요 :)
"tool version 에 따라서, 해당 부분의 값이 다르다" 라는 것을 최근에 알았습니다.
tool 관련 원인은 저 또한 원인을 파악하기가 어렵습니다.
강의 제작 시 사용했던 tool version 은 2020.2 입니다.
강의와 같은 상태를 원하시면, tool version 을 맞춰주시기를 부탁 드립니다.
============
해당 gui 이슈때문에 강의진행에서 어떤 문제가 있을까요?
공유해주시면 감사하겠습니다 :)
UART0, 1 중 선택
1
53
2
datamoverbram모듈질문
1
63
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
99
2
vitis 설치 관련 질문 있습니다!
1
86
2
FPGA 공식문서 읽는법
1
96
2
보드 추가의 클릭창이 없습니다.
1
71
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
82
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
293
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
150
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
154
2
9장 LED 점등 안됨
1
111
3
Edit in IP Packager 이후에
1
86
1
Fpga 로직
1
89
2
pmu-fw is not running
1
127
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
90
1
bram mover에서 합성할때
1
78
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2