build 파일을 이용하지 않고 Simulation을 하려면
FPGA에 집중 하고 싶어서
WSL 환경은 제껴두고 윈도우 환경을 위주로 학습중입니다.
build 파일을 사용하지 않고 vivado에 새로운 프로젝트를 만들어서
lab5_matbi.v, counter_toggle_out.v, tb_lab5_matbi.v
소스 파일을 그대로 인용해서 Simulation을 시도해봤습니다.
강의에서 언급을 하신대로 `ifdef XSIM_MATBI의 기능은 build 파일에 적용이 되는 것 같아
일단 아래 수치는 비활성화 했습니다 ,,
위와 같이 Simulation시 아래 웨이브폼이 출력됩니다.
1000ns가 끝입니다. 강의에서 보여주신 시뮬레이션은 4000ns까지 보여주더라구요.
그래서 테스트벤치 모듈을 확인했습니다.
정황상 for문이 시뮬레이션의 총 시간을 결정하는 문단인 것 같지만, 왜 제 환경에서는 1000ns까지 밖에 출력이 되지 않는지 도저히 영문을 모르겠습니다..
알려주시면 감사드리겠습니다 ,, ㅠㅠ
답변 1
UART0, 1 중 선택
1
51
2
datamoverbram모듈질문
1
63
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
96
2
vitis 설치 관련 질문 있습니다!
1
85
2
FPGA 공식문서 읽는법
1
95
2
보드 추가의 클릭창이 없습니다.
1
71
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
81
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
292
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
150
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
152
2
9장 LED 점등 안됨
1
110
3
Edit in IP Packager 이후에
1
83
1
Fpga 로직
1
89
2
pmu-fw is not running
1
127
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
77
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2