fpga led제어 질문사항[강의 29분 01초 부분 ]
맛비님께,
안녕하세요 fpga부분에서 vitis부분에서 PS부분에 dummy code를 올릴 때 아래와 같은 error로그가 나와서 질문드립니다!
위 error log를 고려해보았지만 ip wrapping을 할때 axi를 activation하지도 않았는데 위 error로그가 나오는데 있어 문제가 발생하여 질문드립니다.
답변 2
0
동일한 zybo z7-20 입니다! 현재 axi lite led _ blink 실습에도 동일한 에러가 뜹니다 !
에러가 공유해주신 source code에서도 떠서 board 문제인 것인가 생각했는데, 처음 led제어할때는 문제가 없었어서
디버깅이 잘 안되고 있습니다!
0
물리적으로는,
실행시, 보드가 pc 에 usb 로 연결이 잘 되었을까요?
그리고 강의 1장 잘 되신 건 맞는걸까요?
============================
주중에 해결이 안되시면, 제가 주말에 해보려고 하는데요.
사용하신 Vitis Tool 버전 남겨주시겠어요?
0
2020.2입니다!
1장 실행은 문제없었고, usb또한 pgood에 빨간불이 들어와 있어요 !
led_axi4 실습에 처음에는 cannot halt라고 떴는데 이번에는 아래와 같이 error로그가 뜨네요..
올려주신 링크에 이런말이 Best 로 올라가 있더라고요.UART0, 1 중 선택
1
50
2
datamoverbram모듈질문
1
63
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
96
2
vitis 설치 관련 질문 있습니다!
1
84
2
FPGA 공식문서 읽는법
1
95
2
보드 추가의 클릭창이 없습니다.
1
70
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
81
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
289
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
150
2
9장 LED 점등 안됨
1
109
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
89
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
77
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2