AXI4-lite interface
- 강의 내용외의 개인 질문은 받지 않아요 (개별 과제, 고민 상담 등..)
- 저 포함, 다른 수강생 분들이 함께보는 공간입니다. 보기좋게 남겨주시면 좋은 QnA 문화가 될 것 같아요. (글쓰기는 현업에서 중요한 능력입니다!)
- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
안녕하세요 AXI4 interface 코드에서 궁금한 부분이 있어 질문드립니다.
아래 두 코드는 Write Address Valid 신호가 1이 되었을 때 Write할 준비가 되어있다면
1) Write Address Ready 신호를 1로 변경. wa_en 신호를 1로 변경
2) Write Address Data를 Latching
같은 조건인데 둘로 나눠져 있는 것 같습니다.
다른 신호들도 비슷하게 작성되있는 것 같은데 굳이 둘로 나눠서 동작하는 이유가 있나요??
1)

2)

aw_en 값이 1이면 Write가 가능한 상태라고 이해하면 될까요??
답변 1
0
안녕하세요 :)
Q1. 다른 신호들도 비슷하게 작성되있는 것 같은데 굳이 둘로 나눠서 동작하는 이유가 있나요??
말씀해주신 것처럼 합쳐도 문제 없어보입니다. 코딩 스타일의 차이로 보여지네요. (정답은 없습니다.)
Q2. aw_en 값이 1이면 Write가 가능한 상태라고 이해하면 될까요??
코드에 있는 내용을 제가 해석하기로는, 한번의 write addr 만 받겠다. 즉 한번의 AXI Write (Transaction) 가 끝나기 전까지 연속해서 추가 Write addr 를 받지 않겠다. 로 해석됩니다.
즐공하세요 :)
UART0, 1 중 선택
1
50
2
datamoverbram모듈질문
1
63
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
96
2
vitis 설치 관련 질문 있습니다!
1
84
2
FPGA 공식문서 읽는법
1
95
2
보드 추가의 클릭창이 없습니다.
1
70
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
81
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
289
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
150
2
9장 LED 점등 안됨
1
109
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
89
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
77
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2





