BRAM size에 대해 질문드립니다.
971
작성한 질문수 18
안녕하세요 맛비님.
BRAM size에 대해 헷갈려서 질문드립니다.
true_dpbram에서 mem_depth가 3840인 이유가 궁금합니다.
vivado에서 하나의 bram tile size가 36K라고 하셨는데, 만약 memory_width가 16bit, memory_depth가 2048*17=34816이라고 가정한다면, 17개의 bram tile이 사용되어야 합니다. (bram을 두개 사용하므로 34개가 vivado 에 표시되어야합니다. 그러나, 위와 같이 했더니 bram이 64개가 표시되었습니다. (사진을 올리고 싶지만, 사진이 왜 올라가지 않을까요..?;;)
답변 1
0
안녕하세요 :)
true_dpbram에서 mem_depth가 3840인 이유가 궁금합니다.
-> 강의에서 큰? 이유는 없습니다. (영상처리용이 아니니..) 굳이 이유를 찾자면, 비디오 처리시 4K 의 width 가 3840 이라서 입니다. 다시말씀드리지만 강의랑 무관합니다.vivado에서 하나의 bram tile size가 36K라고 하셨는데, 만약 memory_width가 16bit, memory_depth가 2048*17=34816이라고 가정한다면, 17개의 bram tile이 사용되어야 합니다. (bram을 두개 사용하므로 34개가 vivado 에 표시되어야합니다. 그러나, 위와 같이 했더니 bram이 64개가 표시되었습니다. (사진을 올리고 싶지만, 사진이 왜 올라가지 않을까요..?;;)
-> 다음 링크 참고하시어 힌트를 얻으신다면 답을 구하실 수 있을 것 같아요. (직접계산은 안해봤어요)
https://inf.run/fW8H
TDP 인지 SDP 인지에 따라 사용가능한 memory 저장 bit 크기가 다릅니다.
즐공하세요 :)
사진은... 왜 안올라갈까요...?;;; (인프런에 문의 부탁드려요)
전 잘..? 올라가네요.
UART0, 1 중 선택
1
45
2
datamoverbram모듈질문
1
59
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
95
2
vitis 설치 관련 질문 있습니다!
1
84
2
FPGA 공식문서 읽는법
1
94
2
보드 추가의 클릭창이 없습니다.
1
70
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
80
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
104
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
285
3
[9장 led 점등 시간 제어 불가]
1
80
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
148
2
9장 LED 점등 안됨
1
108
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
88
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
76
2
타이밍 위반 질문
1
76
2
rvalid 초기화
1
61
2