FPGA21장 - fully connected layer 설계 - 코드 리뷰 편에서 질문 있습니다
694
작성한 질문수 7
https://www.inflearn.com/questions/330774
FPGA21장에서, FC layer에 대한 의문이 있어서 질문을 찾아본 결과, 위 링크의 질문자와 비슷한 질문이 생겼습니다.
위의 test.c 코드대로라면, 입력 노드는 4096 x 4 = 16384개가 된다고 생각하였습니다.
그러면 input = 16384, weight = 16384, output = 4개에 대하여
drop out 기법? 을 사용한 듯한 형태가 되는데, 이것을 의도하신 건지 여쭤보고 싶습니다.
아니라면, 위 링크의 질문에 답변 해주신 것처럼 node 0~4 의 값이 모두 동일해야 한다는 생각이 듭니다.
또, 오해의 소지가 있다고도 답변해주셨는데, 읽어봐도 어떠한 오해가 생긴건지 잘 이해가 안됩니다.
어떠한 오해가 있었던 것인지 간단하게라도 말씀해주시면 정말 감사하겠습니다.
이틀 뒤면 주말이네요! 오늘도 좋은 하루 되세요 맛비님.
답변 1
1
안녕하세요 :)
먼저 "drop out" 과는 무관하다, 이렇게 답변드리고 시작할께요.
"오해" 의 정의. 다음 그림 참고
제가 말장난을 다시 하려고 하는데요. (이전 질문에 이어서...장난꾸러기네요)
결국 Core 는 16384 (4096*4) 의 곱하고 더하고 처리가 가능하죠.
그래서 다음과 같이 적었습니다.
더위조심하시고, 즐공하세요 :)
============================================
다음 글은 백업의 의미로 남깁니다.
Input node 개수 : 4096
계산할 Output node 개수 : 4
총 필요한 weight 개수 (edge 수) : 4096 * 4
Weight 를 다음처럼 4096 단위로 grouping
(0 번 weight_4096, 1 번 weight_4096, 2 번 weight_4096, 3번 weight_4096)
이때 필요한 input node 의 수는 4096 이지만,
결국 weight 수인 (4096*4) 만큼의 input node 수가 준비되어야 합니다.
왜냐하면 point wise 곱셈 (각각 곱한다) 이기 때문이죠.
그래서 로딩에 필요한 input node 의 수는 4096 *4 가 맞죠.
여기서 input node 가 4096 으로 전부 같은 값을 사용하면,
위의 파란색글씨 설명이 가능하겠지만,
코드를 보시면, Random 으로 input node 4096*4 개를
Random 으로 만들고 있습니다. (4096 개의 input node 가 아닌 4096*4 개의 input node 가 되버린거죠. ㅠㅠ mistake 입니다.)
그래서 이 부분을 헷갈릴 수 있겠다. 이렇게 표현하였어요.
이 부분이 오해의 소지가 있겠다의 이유입니다.
UART0, 1 중 선택
1
50
2
datamoverbram모듈질문
1
63
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
96
2
vitis 설치 관련 질문 있습니다!
1
84
2
FPGA 공식문서 읽는법
1
95
2
보드 추가의 클릭창이 없습니다.
1
70
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
81
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
289
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
145
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
150
2
9장 LED 점등 안됨
1
109
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
89
2
pmu-fw is not running
1
126
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
77
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2





