12장 질문
1
맛비님
BRAM 사용과정에서 질문이 있습니다
IP catalog를 보면 block memory generator가 있어서
BRAM을 제가 원하는 크기로 만들 수 있는것 처럼 보입니다
맛비님이 사용한 방식은 ip catalog를 사용하지 않은 방식으로 보입니다
맛비님은 ip catalog 없이 Verilog를 사용해서 BRAM을 표현하신 건가요?
답변 1
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
56
2
UART0, 1 중 선택
1
87
2
datamoverbram모듈질문
1
85
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
114
2
vitis 설치 관련 질문 있습니다!
1
109
2
FPGA 공식문서 읽는법
1
111
2
보드 추가의 클릭창이 없습니다.
1
82
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
96
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
115
1
Vitis 코드 작성
1
138
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
315
3
[9장 led 점등 시간 제어 불가]
1
90
2
Platform Invalid 오류
1
162
3
WSL 설치 관련 문의드립니다!!
1
113
2
Vivado 툴, 파일 질문드립니다!
1
176
2
9장 LED 점등 안됨
1
126
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
104
2
pmu-fw is not running
1
144
2
Create Project에 대해서 궁금해요
1
99
2
장치관리자 USB 포트
1
116
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
85
2
타이밍 위반 질문
1
86
2