axi4 lite i/f write data 관련 질문 드립니다.
안녕하세요 맛비님.
axi4 lite code 리뷰 중 질문 있어서 글 남깁니다.
code line 274-279
slv_reg0-3은 레지스터로 알고 있는데 default로 저렇게 처리해주는 이유가 궁금합니다.
굳이 처리 안 해줘도 slv_reg는 자기 값 그대로 가지고 있을 것 같은데 latch 생성을 막기 위해서 저렇게 처리를 한건가요?
slv_reg의 값이 다시 slv_reg의 입력으로 들어가는게 잘 이해가 안되서요.
답변 1
0
안녕하세요 :)
해당 코드는 Xilinx 에서 제공해주는 Template 코드라 설계자의 정확한 의도는 잘 모르겠습니다.
하지만, slv_reg0~3 은 F/F 임으로 (latch 생성과 무관함), 다음 Default 부분이 삭제 되더라도 값을 유지합니다.
즉, 해당 부분 (질문자님이 동그라미 치신부분) 은 빠져도 무방합니다.
즐공하세요 :)
UART0, 1 중 선택
1
51
2
datamoverbram모듈질문
1
63
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
96
2
vitis 설치 관련 질문 있습니다!
1
85
2
FPGA 공식문서 읽는법
1
95
2
보드 추가의 클릭창이 없습니다.
1
71
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
81
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
291
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
150
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
151
2
9장 LED 점등 안됨
1
110
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
89
2
pmu-fw is not running
1
127
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
77
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2