設計独学's Verilogマスター Season 2 (実践コーディングテストの決定版：高難易度問題で完成させる転職フリーパス)
Season 1が実力点検と基礎固めだったとするならば、Season 2はただ「合格と転職」のためだけの実戦圧縮トレーニングです。 単なる文法やゲートレベルを超え、実際に大手企業や外資系の現場、そしてコーディングテストで頻出する最上位の高難易度モジュール（CDC、同期/非同期FIFO、AMBA APB、SPI、I2C、FIRフィルタなど）を直接設計してみます。 面接官の深掘りするような圧迫質問にも揺るがない、確かな設計能力が必要ですか？地方大学から外資系半導体企業への転職を成し遂げたETAの実戦ノウハウのすべてと、コーディングテストの決定版といえる問題たちをこの講義にすべて詰め込みました。最後のシーズン、あなたの転職フリーパスを完成させてください。
41名 が受講中です。
難易度 中級以上
受講期間 無制限
- 未解決
L2_P08 SRAM 코드 리뷰 부탁드립니다.
`timescale 1ns / 1ps module sync_sram_ctrl #( parameter ADDR_WIDTH = 8, parameter DATA_WIDTH = 16 )(
verilog-hdlfpgasystem-verilogrtlxabc777x8689
・
18日前
1
32
2
- 未解決
L2_P4 data_average 코드 리뷰 및 waveform 질문 드립니다.
`timescale 1ns / 1ps module data_avg ( input logic clk, input logic rstn, in
verilog-hdlfpgasystem-verilogrtlxabc777x8689
・
1ヶ月前
1
66
2
- 未解決
LV2-2 Patter Detector code review 부탁드립니다.
`timescale 1ns / 1ps module pattern_detector_no_fsm ( input logic clk, input logic rstn,
verilog-hdlfpgasystem-verilogrtlxabc777x8689
・
1ヶ月前
1
44
1
- 未解決
환경 설정하는 guide 최신화 부탁드립니다.
안녕하세요,이번 강의 처음으로 수강하는 수강생인데 이전 버전의 환경 설정하는 영상이나 글 따라해도 계속 막힙니다.build시 자꾸 에러가 나오거
verilog-hdlfpgasystem-verilogrtlxabc777x8689
・
1ヶ月前
1
78
2