Basic UVM Testbench（回路設計検証）

本講座を通じてUVM Class libraryについて理解し、UVMを使用したTestbench設計技法を習得することができます。

受講生 22名

難易度初級

受講期間 6か月

Verilog HDL

system-verilog

uvm

Verilog HDL

system-verilog

uvm

新しいお知らせがありません。