강의

N
챌린지

멘토링

N
클립

커뮤니티

NEW
Hardware

/

Semiconductor

Basic UVM Testbench（回路設計検証）

本講座を通じてUVM Class libraryについて理解し、UVMを使用したTestbench設計技法を習得することができます。

18名 が受講中です。

難易度 初級

受講期間 6か月

  • MetaEncore
Verilog HDL
Verilog HDL
system-verilog
system-verilog
uvm
uvm
Verilog HDL
Verilog HDL
system-verilog
system-verilog
uvm
uvm

お知らせ