AMBA AXI4バス設計とFPGA実装 — RTLからシステム統合まで

AMBA AXI4プロトコルの基本原理から、Verilog RTL設計、Vivadoシミュレーション検証、FPGA実装までを段階的に学習します。単一の読み出し・書き込み、Burst転送、マルチマスター調停、アドレスデコードを経て、2-Master × 2-Slaveインターコネクトを完成させます。さらに、RISC-V CPUとメモリ、DMA、周辺機器を接続するSoC設計、およびFreeRTOSポーティングに必要なハードウェア基礎能力を身につけます。