設計独学's Verilogマスター Season 1 (実践コーディングテスト問題で完成するデジタル設計エンジニアのキャリアアップ)
あなたの設計スキルを点検する時間です。 半導体回路設計において最も重要な言語、それはVerilogです。 国内外の回路設計面接で実際に出題された問題を直接解きながら、Verilogの実力をセルフチェックしてみてください。 Verilogコーディングテストは、今や選択ではなく必須です。 地方大学出身からスタートし、外資系半導体企業に入社したETAさんの実践的なヒントをお見逃しなく。
- 未解決
환불 문의
안녕하세요 설계독학맛비님. 강의 너무 잘 수강하고 있습니다.다름이 아니라 제가 어제 하루동안 1. 설계독
verilog-hdlsystem-veriloglemmon78198028
・
12日前
1
60
2
- 未解決
[LV1_P4_REGISTER ] Non-Blocking
안녕하세요 ETA님 바쁘신데 고생 많으십니다.복습을 하던 도중 궁금한 점이 생겨 질문 남기게 되었습니다. //6.byte
verilog-hdlsystem-verilogalswnsworkout6072
・
17日前
1
38
2
- 未解決
조건문에서 if 연속 사용
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilog99yuny5542
・
1ヶ月前
1
43
2
- 未解決
vivado 설치
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogkimjw0331607536
・
1ヶ月前
2
74
1
- 未解決
LV1-21 Edge Detector 구현 방법 질문
안녕하세요 ETA님 바쁘신데 고생 많으십니다.L1-P21 Edge detector 문제를 실제 테스트 처럼 푸는 과정에서, <str
verilog-hdlsystem-verilogalswnsworkout6072
・
2ヶ月前
1
53
1
- 未解決
학교에서 사용하는 툴
제가 현재 대학생인데 방학을 하여서 이 수업을 듣게 되었습니다. 제가 학교를 다니는 동안에 리눅스 수업과 베릴로그 수업을 전공으로 들었는데 학교에서 mobaxterm앱을 설치를 하여서 사용하였고 또 ModelSim앱을
verilog-hdlsystem-verilogkimjw0331607536
・
2ヶ月前
1
62
2
- 未解決
[L1-P16 clog2 with memory] clog2 function 질문
안녕하세요 ETA님 추운 날씨 고생 많으십니다. clog2 function과 관련하여, 질문 사
verilog-hdlsystem-verilogalswnsworkout6072
・
2ヶ月前
1
81
4
- 未解決
fsm 설계 방식에 대한 질문
L0 - P11번 문제의 FSM설계에 대한 의문점이 있습니다. (강의 10분 20초)맛비님이나 강의처럼 항상 reg로 현재의 state와<p style="
verilog-hdlsystem-verilogakflffltls8001
・
2ヶ月前
1
59
2
- 未解決
Level0_P12_verification_testbench
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogalswnsworkout6072
・
3ヶ月前
1
56
2
- 未解決
mobaxterm 완전 삭제법
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogvenusdj10075852
・
5ヶ月前
1
177
2
- 未解決
155ns 타이밍 이슈에 관한 궁금증(?)
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogdjwls76650298
・
6ヶ月前
1
63
2
- 未解決
build 오류
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogvenusdj10075852
・
6ヶ月前
1
76
2
- 未解決
VIVADO 환경
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogldh0012080705
・
6ヶ月前
1
83
2
- 未解決
코딩테스트
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogvenusdj10075852
・
6ヶ月前
1
64
2
- 未解決
vscode 환경세팅 방법
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogdjwls76650298
・
7ヶ月前
2
126
2
- 未解決
L1-P12 인터럽트 제어 질문
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogthsalswo8792272
・
7ヶ月前
2
61
2
- 未解決
L0-P03 design에 예제 코드가 그대로 실려있습니다.
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogflowingsunset
・
7ヶ月前
2
63
2

