BEST

設計独学マスビの実戦 Verilog HDL Season 2 (AMBA AXI4 完全制覇)

設計独学と共にVerilog HDLを利用してSoC Busの基本となるAMBA AXI4設計とVIP検証経験を積んでみましょう！

（4.9）受講レビュー 48件

受講生 572名

難易度 中級以上

受講期間 無制限

semisgdh

Verilog HDL

FPGA

amba

Embedded

Verilog HDL

FPGA

amba

Embedded

未解決
13강에 언급된 강의 내용 질문
안녕하세요 맛비님. 혹시 13강 40초쯤 AXI4-Lite를 Season1에서 다루었다고 나왔는데 혹시 Season1 몇강인지 여쭤볼 수
verilog-hdl
fpga
임베디드
amba
lemmon78198028
・
6日前
1
25
2
未解決
22장 vaild/ready
22장 4m쯤 Module 부분입니다. s_ready를 보면m_val
verilog-hdl
fpga
임베디드
amba
20231117629434
・
2ヶ月前
1
71
1
未解決
output, reg 선언
안녕하세요 🙂설계독학맛비님이 작성하신 코드를
verilog-hdl
fpga
임베디드
amba
20231117629434
・
2ヶ月前
1
65
3
未解決
gvim
안녕하세요 🙂 veri
verilog-hdl
fpga
임베디드
amba
20231117629434
・
2ヶ月前
1
55
1
未解決
fifo의 stall과 퍼포먼스 드랍
암바 강의 25장 6분 10초 질문드려요.hw의 stall은 empty와 full이 발생될 때 일어난다 하셨는데, 강의에서 예시로 들어준,<p style=
verilog-hdl
fpga
임베디드
amba
akflffltls8001
・
3ヶ月前
1
50
2
未解決
Design Valid I/F
HDL 22장 8분 쯤에Design Valid I/F를 Season1에서 했다고 했는데어디서 했을까요?
verilog-hdl
fpga
임베디드
amba
achieve123455556
・
7ヶ月前
1
68
2
未解決
valid/ready 스트림 구조 관련 질문이 있습니다!
안녕하세요 맛비님! 개인 실습 중 질문이 있어 질문드리게 된점 양해부탁드립니다. 먼저 현재 실습
verilog-hdl
fpga
임베디드
amba
作成者なし
・
7ヶ月前
1
78
2
未解決
IDLE state의 시점관련
안녕하세요 🙂 안녕하세요, 맛비님
verilog-hdl
fpga
임베디드
amba
ganghyeonsu7531381
・
7ヶ月前
1
58
2
未解決
skid buffer의 handshake 방향이 반대로 되어 있는 이유
안녕하세요 🙂[1. 질문 챕터
verilog-hdl
fpga
임베디드
amba
asicfpga113
・
7ヶ月前
1
100
3
未解決
[wdma] AWLEN_w의 값이 1일 경우 r_burst_cnt_w와 AWLEN_w의 async 인한 bready 발행X 이슈?
안녕하세요 맛비님🙂정말 하나부터 열까지 많이 배우고 있습니다 !맛비님께서 공사가 다망하
verilog-hdl
fpga
임베디드
amba
axi
作成者なし
・
8ヶ月前
1
62
2
解決
system verilog 사용이유.
안녕하세요! 해당 모듈에 대한 테스트벤치 코드를 system verilog 코드로 구현하셨는데 특별히 이유가 있는지 여쭤보고 싶습니다! <p st
verilog-hdl
fpga
임베디드
amba
info0780
・
8ヶ月前
1
125
2
未解決
AXI_VIP 사용 시 glitch 발생
안녕하세요 🙂안녕하세요, 맛비님 강의 잘 듣
verilog-hdl
fpga
임베디드
amba
pjhyun05469492
・
8ヶ月前
1
84
1
未解決
왜 배속이 안되요?
막아 놓으신건가요?*인프런 운영에도 질문 넣었습니다.
verilog-hdl
fpga
임베디드
amba
yeongduee
・
8ヶ月前
1
99
2
未解決
다이어그램 이해
안녕하세요 🙂[1. 질문 챕터
verilog-hdl
fpga
임베디드
amba
soojin96182298
・
8ヶ月前
1
65
2
未解決
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
안녕하세요 🙂[1. 질문 챕터
verilog-hdl
fpga
임베디드
amba
20246200437947
・
9ヶ月前
1
66
2
未解決
27.[프로젝트-1] Mem copy IP를 FPGA에 올려보기
[1. 질문 챕터] :29:00 <p st
verilog-hdl
fpga
임베디드
amba
20246200437947
・
9ヶ月前
1
82
3
未解決
[HDL 38장: RDMA 코드 실습편] MOR fifo에서 "ARLEN_r" 존재의 이유가 궁금합니다
안녕하세요 맛비님, 항상 좋은 강의 감사드립니다.AXI를 혼자 공부하기 정말 어려웠는데, 강의가 많은 도움이 되고 있어 앞으로도 더 advance 강의가 기다려지
verilog-hdl
fpga
임베디드
amba
goldenyoo33785
・
9ヶ月前
1
96
2
未解決
[HDL 35장 AXI-Stream I/F 실습편] sync_fifo 사용 이유
안녕하세요 🙂[HDL 35장
verilog-hdl
fpga
임베디드
amba
goldenyoo33785
・
9ヶ月前
1
100
1
未解決
예외처리 관련 질문
안녕하세요 🙂[1. 질문 챕터
verilog-hdl
fpga
임베디드
amba
tyty091710071841
・
9ヶ月前
1
69
2
未解決
AXI의 ID의 역할은?
안녕하세요 맛비님 강의를 수강하는 학부생입니다.[1. 질문 챕터] : <e
verilog-hdl
fpga
임베디드
amba
dkjs07801458
・
10ヶ月前
1
172
2