Challenge
募集中
[2週間合成実習チャレンジ 第9期] 実務環境(Synopsys Design Compiler)でのRTL合成
募集日程: 2026-09-07 ~ 2026-09-21 講義日程: 2026-09-22 ~ 2026-10-05 内容: HDLで記述されたRTLレベルのデジタル回路設計コードを論理ゲートに変換するプロセスを実習します
EDA
digital-logic
vlsi
soc
asic
お知らせ
新しいお知らせがありません。
募集日程: 2026-09-07 ~ 2026-09-21 講義日程: 2026-09-22 ~ 2026-10-05 内容: HDLで記述されたRTLレベルのデジタル回路設計コードを論理ゲートに変換するプロセスを実習します
모집 인원 5명
¥13,616