[2週間合成実習チャレンジ第8期] 実務環境(Synopsys Design Compiler) RTL合成体験する

募集日程：2026-07-14 〜 2026-07-27 先着順5名締切講義日程：2026-07-28 〜 2026-08-10 内容：HDLで記述されたRTLレベルのデジタル回路設計コードを論理ゲートに変換する過程を実習

EDA

digital-logic

vlsi

soc

asic

新しいお知らせがありません。