[2週間の合成実習チャレンジ 第7期] 実務環境(Synopsys Design Compiler) RTL合成体験

募集日程： ~ 2026-07-13 先着5名で締切 講義日程： 2026-07-14 ~ 2026-07-27 内容： HDLで記述されたRTLレベルのデジタル回路設計コードを論理ゲートに変換する過程を実習