안녕하세요. 설계독학의 맛비입니다.
현) Global Top10 Fabless 기업에서 HW IP 설계하고 있습니다.
세상에 없던 그리고 여러분들의 현업 생활에 도움이 되는, 반도체 설계 실무 강의를 만들고 있습니다.
함께 즐공하고 성장해요!
Courses
Reviews
- Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)
sunshane6726
·
Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)- Design Self-study Taste's Practical Verilog HDL Season 2 (AMBA AXI4 Complete Conquest)
yonggi.hw
·
Design Self-Study Tastebi's Practical FPGA-Based HW Accelerator Design (From LED Control to Fully Connected Layer Accelerator Design)Design Self-Study Tastebi's Practical FPGA-Based HW Accelerator Design (From LED Control to Fully Connected Layer Accelerator Design)- Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)
Posts
Q&A
깃허브 내 파일 확인부탁드립니다 ㅜㅜ
안녕하세요 🙂 헷갈리게 해드렸네요. ㅠㅠ문구를 추가했습니다. 즐공하세요!(사진)
- 1
- 3
- 32
Q&A
FPGA 9 장 IP 제작관련 질문
안녕하세요 🙂 진행하신 대로 가능합니다. 강의 내에서는 쉬운 설명과 이해를 돕기 위해서 GUI 기반의 click 환경을 사용하고 있는데요.현업 가시면 GUI 기반 보다는 tcl 기반의 command 를 더 잘 사용하실 꺼에요.마우스로 click 하면서 진행하실 일은 거의 없다 보시면 되겠습니다.즐공하세요 🙂
- 1
- 3
- 14
Q&A
HW IP를 활성화 시키는 Vitis의 C코딩에 대한 질문
안녕하세요 🙂현 강의에서 알려드린 Vitis 상의 PS C code 는 Baremetal 이라고 해서, Non-OS 상태에서의 동작입니다.따라서 이해하고 계신 ARM FW 코드가 맞아요.즐공하세요!
- 1
- 2
- 42
Q&A
chomd 명령어 안됨
안녕하세요 🙂 AI 인턴 답글 처럼 커맨드 타이핑시 오타가 있는 것 같아요. chomd 로 타이핑 하셨고,chmod 가 맞습니다.즐공하세요.
- 1
- 3
- 34
Q&A
Linux 커널 업데이트 패키지 다운로드 오류
안녕하세요 🙂 놓친 부분은.. 저도 잘 모르겠는데요.최근에 Verilog 강의를 만들면서 WSL 부분을 새 컴퓨터에 설치한 적이 있어요.https://wikidocs.net/258472위 링크 참고해보시겠어요?
- 1
- 2
- 70
Q&A
axi4 인터페이스?
안녕하세요 🙂 AI 인턴이 답을 달았지만, AXI 는 I/F 의 종류입니다.myip 내부에는 AXI4-Lite I/F 의 Slave 역할을 하는 Verilog 코드가 들어있어요.Master 는 PS 영역에 있습니다.즐공하세요 🙂
- 1
- 2
- 56
Q&A
14장 출력 cycle의 latency관련 질문
안녕하세요 🙂 testbench 상에서 delay 를 맞추다 보니 발생한 waveform 이슈이고요.다음 링크 참고 부탁드릴께요. 즐공하세요!14장 pipeline 실습내용 power of 8 operation 그림 질문
- 1
- 2
- 51
Q&A
verilog 동작 타이밍 관련 질문입니다.
안녕하세요 🙂질문이 너무 길어서 + 코드 질문인지라 ㅠ 어디서부터 어떻게 답변을 드려야하나 어려움이 있는데요. (코드는 있는 그대로 동작을 하니까.. ㅠ)전달드린 코드의 동작을 여쭤보시는거라면, waveform 확인을 부탁드립니다.그럼에도 불구하고.. 분석이 어려우시다면..세부적으로 각 signal 의 궁금하신 timing 때 waveform 을 올려서 질문을 다시 작성해주시면 좋을 것 같아요.
- 1
- 2
- 46
Q&A
memory 자동 설정되는 부분 관련하여...질문있습니다.
안녕하세요 🙂4K 이면, 1024 개의 register 를 사용할 수 있습니다.저희는 현재 16개 정도? 사용하고 있어서, 문제는 없을 것 같아요.자동으로 조정? 하는건.. 저도 잘 모르겠네요. (tool 만든 분들이 잘 아실 것 같아서)강의에서는 매번 새로운 design 을 하기 때문에 과정이 반복되서 귀찮?음이 있으실 수 있는데요.현업가시면, (여러번 수정하겠지만) 지금보다는 괜찮지 않을까.. 위로를 해드립니다.즐공하세요!
- 1
- 3
- 54
Q&A
Retiming 관련 질문입니다.
안녕하세요 🙂 "Combinational 로직의 타이밍을 조정하기 위해 F/F을 추가하거나 F/F 위치를 이동하여 주파수(frequency)를 높이는 과정을 retiming이라고 합니다."즐공하세요!
- 1
- 2
- 47