수강기한

네 안녕하세요, 답변 남겨드립니다.해당 이벤트는 아래 게시판을 통해 안내드리고 있습니다.https://cafe.naver.com/samcoach/54강의 관련 내용이 있어서 등급업된 수강생분들이 보실 수 있도록 권한이 설정되어있을겁니다.등급업에 대한 부분은 https://cafe.naver.com/samcoach/57위 게시글을 참조해주시면 되겠습니다.아주 간단한 부분만 수행하면 쉽게 보상받을 수 있는 이벤트가 준비되어있습니다!궁금하신 점은 댓글 주시기 바랍니다!

CPU 파이프라인 동작 코드 분석 중 의문점 질문 드립니다.

네 안녕하세요, 답변 남겨드립니다.말씀하신 내용대로 Block diagram과 코드가 1대1 매칭이 되고있지 않습니다. 다만 MUXING된 값을 DFF에 통과시키느냐, DFF 통과 후에 연산을 하느냐에 대한 2 clk 이후의 결과를 보면 동일하다는것을 알 수 있습니다. 그래서 결과값은 동일할 것입니다. 그런데 MUX 한 후에 신호를 DFF으로 보내게 되면 DFF 1개만 사용할 수 있지만, MUX 인풋 신호를 DFF로 보내면 2개를 사용해서 해서 리소스가 낭비됩니다.결과값과 타이밍에 대해서 문제가 없다면 위 코드와 같이 구성하는 것도 문제가 없기 때문에 위와 같이 구성되었습니다.

시뮬레이션 오류 질문

네 안녕하세요, 답변 남겨드립니다.포럼을 찾아보니 That's a common warning you'll get when you click on a signal to get it to display its drivers or loads. You don't have that license, so it tells you.Your problem is that the simulation stopped at time 0 ps ... find out why!라는 멘트가 있는데요,시뮬이 0초에서 끝나서 그렇다는 이야기인데, tb가 그렇게 될 수 밖에 없는지 한 번 확인해보시면 되겠습니다.

Trade Off 강의에서 궁금한 점이 있습니다.

네 안녕하세요, 답변 남겨드립니다.네 맞습니다. VDD가 커지면 P = V x I에서 V가 커져서 Power가 그만큼 커지므로 저전력 설계가 힘들어집니다. 제가 전력에 대한 이야기를 빼먹어서 헷갈리셨겠군요ㅠ이해하신것이 정확히 맞습니다!

DRAM ctrl 과제 질문

안녕하세요, 답변 남겨드립니다.1.혹시 여기서 cnt값을 추가해서 확인하고 싶으면, 어떻게 해야 할까요? cnt는 DRAM cell 내부에서 조건에 따라 카운팅을 해줘tRCD,tWLC등의 조건을 만족하는지 확인하는 파라미터입니다.-> 초반부 과제에서 제가 각 모듈별 signal에 대해 확인할 수 있는 방법을 소개해드린 파트가 있는데요, 그 파트를 확인해보시면 됩니다. 각 인스턴스를 확인할 수 있게 되어있어서 그 부분 활용하시면 될겁니다. 모든 wire 및 reg 신호는 확인할 수 있게끔 되어있습니다.혹은 말씀하시는 cnt가 interger와 같은 변수라서 그에 대한것을 확인하고 싶으신 것이라면, always_ff @(posedge clk) begin $monitor("Time: %0t | cnt: %0d", $time, cnt); end이런식으로 모니터 구문 등 시스템 베릴로스 문법을 활용하시면 됩니다. 해당 부분은 첫 번째 WR신호를 마친후 o_ack가 high로 변하는 타이밍입니다.해당 타이밍에 저는 curr_row와 next_row의 addr값이 서로 다르다고 생각하였습니다.그래서 precharge로 넘어가야 할 것이라 예상했는데, 실제로는 같은 row로 인식하여 한번 더 쓰기를 진행했습니다. 다만 이번엔 dq핀에서 40이 아닌 50으로 출력값이 나왔습니다....혹시 왜 이렇게 동작했는지 알려주실 수 있을까요..-> curr_row와 next_row의 addr값이 서로 다르다고 생각하였습니다. 이 부분에 대해서 실제로 그러한지 확인하는 것이 중요해서, 위 신호를 따로 빼서 확인해보고 실제로 다른지 확인해보고, 그에 따라 두 신호에 대한 정의와 또 다른 신호를 어떻게 driving하고있는지에 대해 코드를 확인해보시면 되는데요, 이 부분 한 번 확인해보시고 이해가 안되시면 한번 더 질문주시겠어요?

hamming code 과제 질문

네 안녕하세요, 답변 남겨드립니다. instacne를 불러올 때에 맨 앞에 문법설명파트에서 보시면 아시겠지만 port의 위치를 직접 지정해줄수도 있지만, 그냥 순서대로 나열할 수도 있습니다. 순서대로 나열할 경우에는 module을 선언할 때 선언한 순서대로 wire나 reg가 들어가게 됩니다. 잘 보면 var5 4 3 2 1 과 var 1 2 3 4 5 순서에 대해서 module과 instance가 반대로 되어있습니다. 따라서 잘 동작하는 것이 맞는데이처럼 헷갈릴 수 있기 때문에 가장 좋은 것은 위치를 직접 지정해주는 것입니다.

부품 심볼이 없습니다.

네 안녕하세요, 답변 남겨드립니다.일단 가장 최신의 LTspice 버전을 다시 한 번 받아보시기 바랍니다.저와는 약간 다른 창이 뜨는것 같아서 버전 문제로 보입니다.또한 경로를 수동으로 설정해줄 수 있는데,TOOL -> Setting -> search path에서 받으신 라이브러리가 있는 폴더 경로를 설정해주셔도 잘 나올겁니다.한번 시도해보시기 바랍니다!

여기서 강사님이 보여주신 내용대로 안나옵니다/

네 안녕하세요, 답변 남겨드립니다.지금 선택하신 것은 comment라서 주석처리되는 내용이라 파란색 글씨로 적힐것이고,바로 아래에 SPICE directive를 클릭하시고 강의 내용에 있는 라이브러리 텍스트를 입력하시면 되겠습니다.현재까지 문제 없이 잘 하셨습니다!

bank addr 질문

네 안녕하세요, 답변 남겨드립니다.저희가 다루는 것은 4개의 bank가 있는 그룹이긴 한데,혹시 8개는 어떤 내용을 보셨을까요?4개이든 8개이든 이해하고계신것처럼 개수에 따라 bit를 조절하면 되긴합니다!

시뮬레이션 에러,,

네 안녕하세요, 답변 남겨드립니다.해당 부분에 대해서는 제 환경에서는 재현이 안되어 디버깅이 어렵네요ㅠLTspice 포럼에서도 동일한 문제에 대해서 다루는 글을 보았는데,먼저 아래 글들 참조해보시면 좋을 것 같습니다.혹시 error가 아니라 warning이면 무시하고 진행하셔도 될텐데, 그렇게해도 시뮬이 잘 도는지 체크해보시고, 시도해봐도 안되시면 한번 더 질문 남겨주시기 바랍니다.https://electronics.stackexchange.com/questions/621550/when-i-do-a-simulation-in-ltspice-i-receive-errorshttps://groups.io/g/LTspice/topic/warning_multiple_definitions/100021283