Seolgye-Dokhak's Verilog Master Season 1 (A Career Leap for Digital Design Engineers Completed with Practical Coding Test Problems)
It's time to put your design skills to the test. The most important language in semiconductor circuit design is Verilog. Self-diagnose your Verilog proficiency by solving actual problems that have appeared in circuit design interviews both domestically and abroad. Verilog coding tests are no longer an option—they are a necessity. Don't miss out on practical tips from ETA, who started at a regional university and successfully landed a job at a foreign semiconductor company.
124 learners
Level Basic
Course period Unlimited
- Unresolved
메모리 리셋 관련 질문 드립니다.
에타님. 안녕하세요.제가 많이 부족해서 매 강의마다 질문을 남기게 되네요...메모리 리셋 관련된 질
verilog-hdlsystem-verilogksh79533954
・
6 days ago
1
29
2
- Unresolved
RTL_ROM이 무엇인지 알고 싶습니다.
에타님, 안녕하세요. 강의 잘 보고 있습니다.[1. 질문 챕터] : L1-P15 Priority encoder<p sty
verilog-hdlsystem-verilogksh79533954
・
6 days ago
1
34
2
- Unresolved
인터럽트 컨트롤러 요청 처리와 처리 완료 구문 중 이해가 안되는 내용이 있습니다.
안녕하세요. 에타님. 강의 잘 보고 있습니다. 감사합니다.궁금한게 있습니다.[
verilog-hdlsystem-verilogksh79533954
・
9 days ago
1
38
2
- Unresolved
enable_latch가 F/F이 아니라 래치인 이유가 궁금합니다.
강사님 안녕하세요. 강의 보다가 궁금한 것이 생겨서 질문 드립니다.[1. 질문 챕터] : LV1-11. Clock
verilog-hdlsystem-verilogksh79533954
・
11 days ago
1
37
2
- Unresolved
output.txt가 이상하게 나옵니다.
안녕하세요 🙂병렬프로세서 관련 문제에 대해서
verilog-hdlsystem-verilogseanok959237
・
3 months ago
1
81
2
- Unresolved
season 2 코딩테스트 강의에 대한 문의드립니다.
수강 전 문의를 드리고 싶어 불가피하게 여기에 질문글을 작성하게 되었습니다. 안녕하세요. 현재 대학원 석사과정에서 디지털 칩 설계를 하고 있는 학생입니다.강의 수강 전에 여쭤보고 싶은 부분이
verilog-hdlsystem-verilogvenusdj10075852
・
3 months ago
1
76
1
- Resolved
4:1먹스 구현방식에 대한 질문입니다.
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogxowns4fks3485
・
3 months ago
1
70
2
- Unresolved
Windows 기능 켜기
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogbyuncho16654
・
3 months ago
1
89
2
- Unresolved
[L1-P02] 멀티플렉서 실전 결과 확인하는데 시간이 너무 걸립니다.
안녕하세요 🙂[L1-P02]
verilog-hdlsystem-verilogseanok959237
・
3 months ago
0
82
2
- Unresolved
환경설정 문
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogksw2004419771437
・
5 months ago
2
122
2
- Unresolved
환불 문의
안녕하세요 설계독학맛비님. 강의 너무 잘 수강하고 있습니다.다름이 아니라 제가 어제 하루동안 1. 설계독
verilog-hdlsystem-veriloglemmon78198028
・
8 months ago
1
165
2
- Unresolved
[LV1_P4_REGISTER ] Non-Blocking
안녕하세요 ETA님 바쁘신데 고생 많으십니다.복습을 하던 도중 궁금한 점이 생겨 질문 남기게 되었습니다. //6.byte
verilog-hdlsystem-verilogalswnsworkout6072
・
8 months ago
1
106
2
- Unresolved
조건문에서 if 연속 사용
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilog99yuny5542
・
8 months ago
1
130
2
- Unresolved
vivado 설치
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogkimjw0331607536
・
9 months ago
2
155
1
- Unresolved
LV1-21 Edge Detector 구현 방법 질문
안녕하세요 ETA님 바쁘신데 고생 많으십니다.L1-P21 Edge detector 문제를 실제 테스트 처럼 푸는 과정에서, <str
verilog-hdlsystem-verilogalswnsworkout6072
・
9 months ago
1
141
1
- Unresolved
학교에서 사용하는 툴
제가 현재 대학생인데 방학을 하여서 이 수업을 듣게 되었습니다. 제가 학교를 다니는 동안에 리눅스 수업과 베릴로그 수업을 전공으로 들었는데 학교에서 mobaxterm앱을 설치를 하여서 사용하였고 또 ModelSim앱을
verilog-hdlsystem-verilogkimjw0331607536
・
9 months ago
1
141
2
- Unresolved
[L1-P16 clog2 with memory] clog2 function 질문
안녕하세요 ETA님 추운 날씨 고생 많으십니다. clog2 function과 관련하여, 질문 사
verilog-hdlsystem-verilogalswnsworkout6072
・
9 months ago
1
174
4
- Unresolved
fsm 설계 방식에 대한 질문
L0 - P11번 문제의 FSM설계에 대한 의문점이 있습니다. (강의 10분 20초)맛비님이나 강의처럼 항상 reg로 현재의 state와<p style="
verilog-hdlsystem-verilogakflffltls8001
・
9 months ago
1
132
2
- Unresolved
Level0_P12_verification_testbench
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogalswnsworkout6072
・
10 months ago
1
129
2
- Unresolved
mobaxterm 완전 삭제법
안녕하세요 🙂[1. 질문 챕터
verilog-hdlsystem-verilogvenusdj10075852
・
a year ago
1
416
2

