inflearn logo
강의

Course

Instructor

Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)

RTL 연습문제, 예제?

2199

pjinh9534828

3 asked

1

안녕하세요 강의 잘 듣고 있습니다.

verilog는 c, 파이썬 처럼 막 연습문제 같은것들이 아무래도 인터넷 상에 잘 알려져 있지 가 않아서 어려움이 있습니다.

논리회로설계 수업 때 mips architecture alu를 약식으로 만들었었는데 이런 RTL 연습문제? 예제? 프로젝트? 같은것들을 풀어보고 설계해보고 싶은데 어디서 찾을 수 있는지 혹시 알려주시면 감사하겠습니다

fpga verilog-hdl 임베디드

Answer 2

1

kmg10164983

https://hdlbits.01xz.net/wiki/Problem_sets

이 곳에서 RTL 연습문제 풀어보실 수 있을 것 같습니다~

 

0

semisgdh

기초적인 예제들이 많이있네요. 따라해보시면 도움이 되실 것 같아요.

링크 추천 감사드립니다 :)

0

pjinh9534828

감사합니다

 

0

semisgdh

안녕하세요 :)

알고계신대로.. RTL 연습문제? 혹은 프로젝트 자료를 구하는 것은.. 저 또한 어려움이 있습니다.

구글링을 해보시는 것을 추천드립니다.

즐공하세요 :)

 

0

pjinh9534828

감사합니다

 

latency 개념 구현

1

84

3

비바도 all os버전

1

68

2

초기화를 reset_n 이 '1'일 때가 아닌 '0' 일 때 실행시키는 이유 질문

1

70

2

다운로드용량

1

69

2

비바도리눅스설치

1

79

2

전체path복사넣기

1

61

2

Vivado 2025.2 리눅스 설치 후 실행 에러와 솔루션 (libxv_commontasks.so)

1

143

2

explorer.exe오류

1

102

3

mobaxterm설치오류

1

87

2

./build시, waveform 'divide color' 사용

1

54

2

Latch와 관련하여 (Time borrowing, Latch-based design)

1

124

2

clean 명령어가 안되는데, 따로 저장해줘야 하는지 궁금합니다.

0

59

1

안녕하세요 설치 관련 질문 드립니다.

1

61

3

16장 mealy 설계.

1

73

2

14장 Cycle 관련, Testbench 코드.

1

64

2

21강(16장) 초기값 설정이 적용되는 시점 질문

1

60

1

20강(15장) - 밀리 머신 관련하여 질문 드립니다.

1

65

2

build에러 질문

0

55

2

1장 ./build에서 에러가 나요

1

72

2

FPGA 강의 보드 문의 드립니다.

1

105

2

5장 DFF특성에 대한 질문

1

75

3

vivado linux 사용 이유.

1

135

2

메모리의 형태가 전체설계에 미치는 영향이 궁금합니다.

1

103

2

디스코드 멤버쉽 등업 관련 문제

1

92

2