강의

멘토링

커뮤니티

Inflearn Community Q&A

kty95042908's profile image
kty95042908

asked

Design Self-Study Tastebi's Practical Verilog HDL Season 1 (From Clock to Internal Memory)

[HDL Chapter 11] Understanding Counters Properly to Improve Design Skills (Practical Exercises)

카운터 약간의 응용을 하였는데 코드좀 봐주실수 있나요?

Written on

·

242

1

- 학습 관련 질문을 남겨주세요. 상세히 작성하면 더 좋아요!
- 먼저 유사한 질문이 있었는지 검색해보세요.
- 서로 예의를 지키며 존중하는 문화를 만들어가요.
- 잠깐! 인프런 서비스 운영 관련 문의는 1:1 문의하기를 이용해주세요.
 
 
안녕하세요 선생님, sync reset이랑 async_reset기능을 추가해봤는데 테스트 벤치가 잘 돌아가긴 하는데 코드가 맞나 2차 점검 부탁드립니다
감사합니다.
 
 
fpgaverilog-hdl임베디드

Answer 1

0

semisgdh님의 프로필 이미지
semisgdh
Instructor

안녕하세요 :)

sync reset : clock 에 동기화된 reset

always 문안에 sync reset 이 기술된 순간, 이는 async reset 입니다.

sync reset 을 구현하고 싶으시다면, posedge sync_reset 을 빼주셔야 돼요.

그 외 특별한 문제는 없어보입니다.

즐공하세요 :)

kty95042908's profile image
kty95042908

asked

Ask a question