test bench 코드 질문 있습니다.

(사진) 혹시 이 부분은 첫번째 posedge clk에서 r_valid = r_valid[1] r_valid[0] i_valid 두번째 posedge clk에서 r_valid = r_valid[0] i_valid(1클럭 pos신호) i_valid(2클럭 pos신호) 세번째 r_valid = i_valid(1클럭 pos신호) i_valid(2클럭 pos신호) i_valid(3클럭 pos 신호) 인건가요? 질문1. shift 된다는 의미가 무엇인지 모르겠습니다. shift되며 flip flop에 저장된 값들이 어느 시점에 온것인지 판단을 위해 valid 신호를 넣는건가요? 질문2. o_valid는 처음 r_valid의 MSB로 부터 온 것이고 1사이클, 2사이클 까지 값이 나오지 않다가 3사이클 부터 1사이클에 넣어준 i_valid값이 나오게 되는 것인가요?! 질문이 이해가실지 모르겠습니다 허접한 머리라 이해가 부족합니다 ㅠㅠ