Verilog Testbench DB 원본
DB 를 다운받아서 보라고 하셨는데 DB 는 어디에 있나요?
Answer 1
0
eunho.son 님,
안녕하세요.
섹션 1에 있는 "9. [다운로드] DUT 예제와 Mission 을 위한 환경" 에 들어가셔서
자료 다운로드 받으시면 됩니다.
cache관련 질문 드립니다
0
31
1
수업자료내 출처 문의 드립니다.
0
28
2
보드 관련 질문 드립니다.
1
51
2
34장의 맛비 패턴 generator 관련 질문입니다!
1
50
2
34장과 35장에서 설계한 IP는 DDI의 구조를 설계한 것인가요?
1
51
1
환경설정 문
2
63
2
[HDL 32장-2부] 참고 링크 관련
1
62
2
queue assignment pattern 문의 건
0
50
1
Mission 5 문의 건
0
75
2
강의 ppt 자료 요청건
0
84
2
미션tree
0
58
3
강의7 질문
0
66
2
mission1 질문
0
67
3
Inline constraints 관련 질문
0
55
1
SystemVerilog Interface - 1에서 modport 관련 질문
0
69
1
FIFO read sequence waveform 관련 문의
0
92
2
EDAPlayground에서 코드 찾기
0
89
2
섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.
1
124
2
미션 3 로그 결과 문의
0
89
2
영상이 이상합니다.
0
88
1
sv에서 class에 대한 질문입니다.
1
73
1
'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?
0
81
1
SystemVerilog 내 program 이 top module 의 역할을 하는건가요?
2
135
2
강의문의
1
95
1