Verilog Testbench DB 원본
DB 를 다운받아서 보라고 하셨는데 DB 는 어디에 있나요?
Answer 1
0
eunho.son 님,
안녕하세요.
섹션 1에 있는 "9. [다운로드] DUT 예제와 Mission 을 위한 환경" 에 들어가셔서
자료 다운로드 받으시면 됩니다.
CDC 예제 및 메타스테빌리티 관련 질문 드립니다.
1
17
2
VCS 환경 테스트 문의
0
23
0
Vivado 설치 / download 불가
1
50
2
L2_P12_priority_data_controller 코드 리뷰 부탁드립니다.
1
60
2
메모리 리셋 관련 질문 드립니다.
1
56
2
test class의 constructor 부분을 보다가 궁금한 점이 있어 질문드립니다.
0
51
1
강의자료 업로드 될까요
0
77
2
queue assignment pattern 문의 건
0
103
1
Mission 5 문의 건
0
131
2
강의 ppt 자료 요청건
0
141
2
미션tree
0
113
3
강의7 질문
0
107
2
mission1 질문
0
114
3
Inline constraints 관련 질문
0
97
1
SystemVerilog Interface - 1에서 modport 관련 질문
0
106
1
FIFO read sequence waveform 관련 문의
0
166
2
EDAPlayground에서 코드 찾기
0
138
2
섹션 3. 20 DPI 이해하기 에서 DPI-C : Compile and Debug 부분 질문 입니다.
1
173
2
미션 3 로그 결과 문의
0
126
2
영상이 이상합니다.
0
128
1
sv에서 class에 대한 질문입니다.
1
114
1
'fork-join_none'으로 시작된 백그라운드 스레드의 종료는 어떻게 관리되나요?
0
154
1
SystemVerilog 내 program 이 top module 의 역할을 하는건가요?
2
201
2
강의문의
1
151
1