Verilog FPGA Program 3 (DDR Controller, HIL-A35T)

init_calib_complete가 high로 액티브 되지 않는데 수정해야 할 부분이 있나요? 또한, ui_clk_sync_rst이 hig

HIL_A35T보드를 구매했습니다.구매할때 실수로 악세사리를 누락했습니다.구매사이트 어딜 봐도 별도 구매할 방법을 못 찾았습니다.<p st

Frame Buffer 강의 내용의 코드를 활용해서 GigE Vision 카메라를 연동 해보려고 하는데,GigE IP 가 있어야만 가능한지 궁금합니다.사용하려는 보드는 선생님의 다른 강의 들으면서, 구매했던 Zynq mini 7010 보드