Verilog로 구현하는 AI NPU 핵심 연산기 | 3×3 Systolic Array 실습

AI 반도체의 핵심 병렬 연산 구조인 Systolic Array를 Verilog로 직접 구현하고 Vivado 시뮬레이션으로 검증하는 무료 실습 강좌입니다. 3×3 Output-Stationary 구조를 예제로 Processing Element 설계부터 Input Skewing, Wavefront 분석, Testbench 검증까지 단계별로 학습하며, FPGA 보드 없이도 AI NPU의 기본 연산 원리를 완전히 이해할 수 있습니다.