BEST

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

현업자와 함께 Verilog HDL을 이용하여 비메모리 반도체 설계의 기본 지식과 경험을 쌓아봅시다.

(5.0) 수강평 168개

수강생 1,716명

난이도 초급

수강기한 무제한

설계독학맛비

새소식

6 개

관리

작성

설계독학맛비
6달 전
[중요 공지] Verilog Master Season1 의 강의가 100% 완료 되었습니다. (feat 실습코드 다시 받아주세요!)
당신의 설계 실력을 점검 받을 시간입니다.
설계독학 Verilog Master Season1 강의가 100% 완성 되었습니다.
실습코드는 다시 한번 받아주시면 감사하겠습니다. (파일명 : SGDH_Verilog_Master_S1_Lecture_100%.zip)

AI 발전으로 인하여 취업이 어렵다고 하지만, 그 모든 기본은 본인의 실력입니다.
AI 가 하지 못하는, 할 수 없는 지식을 쌓고 노하우를 만들면 됩니다.
학사출신 국비강의를 거쳐 -> 중소기업 -> 대기업 -> 외국계 기업까지 입사한 에타님의 노하우를 함께 공부하고, 슬기로운 설계생활 함께해요.
감사합니다.
설계독학 맛비 드림.

0
설계독학맛비
7달 전
[중요 공지] Verilog Master Season1 강의를 오픈하였습니다.
안녕하세요. 설계독학의 맛비입니다.
드디어 많은 분들이 기다려주신
📘Verilog 마스터 Season 1강의가 오픈되었습니다!
이 강의는 단순한 문법 설명이 아닌,
실제 면접과 코딩 테스트에서 출제된 문제들을 직접 풀어보며
디지털 설계 실력을 스스로 점검하고 실무 감각까지 익힐 수 있는 실전 중심 강의입니다.
🧩이 강의는 이런 분들께 추천드립니다.
회로설계 코딩 테스트를 준비 중인 전공자 / 취업 준비생
RTL 설계를 실습 위주로 익히고 싶은 대학원생
Verilog를 실무 수준으로 정리하고 싶은 엔지니어
Testbench까지 구현해보고 싶은 SystemVerilog 입문자
🧠강의 특징 요약
Verilog 실전 설계 문제 40여 개 수록
면접 기출 기반, 실무 활용 가능한 문제 구성
문제 소개 → 풀이 시간 → 해설 → Waveform → Schematic 검토
ETA 님과 맛비가 직접 제작, 검수, 편집한 콘텐츠
🗂구성 안내
Level 0: 게이트, 카르노맵, FSM 등 기초 개념 문제
Level 1: ALU, 인터럽트, 파이프라인 등 실전 면접 대비 문제
앞으로도 문제는 지속적으로 업데이트 예정입니다.
지금이 가장 문제 수가 적고, 가장 저렴하게 수강하실 수 있는 시점입니다.
수강하신 이후에는 무제한 수강 및 질의응답으로 운영됩니다.
이제 여러분의 Verilog 실력을
직접 확인하고 증명하실 차례입니다.
Verilog는 선택이 아닌 필수입니다.
Season1으로 기초와 실전을 모두 다지시고,
다가올 Season2(Level 2~3) 에서도 함께 성장해 나가요.
강의에서 뵙겠습니다.
감사합니다.
— ETA & 맛비 드림
0
설계독학맛비
9달 전
[중요 공지] Verilog HDL Season 2, 수강 기한이 ‘무제한’으로 변경되었습니다! 🎉
안녕하세요. 설계가족 여러분!
Verilog HDL S2 의 수강 기한이 "기존 1년"에서 "무제한"으로 변경되었습니다. (기존의 B2B 결제는 정책상 제외)
저를 믿고 수강해주셔서 진심으로 감사드리고요.
제가 언제 리타이어가 될지 모르겠지만... ㅠㅠ (나름 젊습니다)
그전까지는 무제한 수강, 질의 응답을 할 수 있도록 최선을 다하겠습니다.
감사합니다!! 생유!!

3
설계독학맛비
2024. 11. 17.
신규영상 추가 공지 Verilog HDL 코드의 Schematic 을 확인해보자!
안녕하세요!!
여러분들이 설계하신 Verilog Code 를 쉽게 Schematic 으로 볼 수 있는 예제를 추가하였습니다.

(Appendix) 쉬어가기에 추가해 두었고요.
그럼 즐공하세요 🙂

0
설계독학맛비
2022. 09. 30.
･
수정됨
Verilog HDL 문법 재밌게 공부할 수 있는 사이트 공유합니다!!
다음 링크를 참고하시고, 같이 공부해보아요.
https://blog.naver.com/semisgdh/222888630127

맛비블로그에서 댓글쓰기로 공부 로그를 자랑해보아요.
조금 풀면 어떠합니까? 같이 푸는게 중요하죠. 부끄럼없이 남겨보아요.

예를들면 다음과 같은 양식
<날짜> <본인이알아볼수있는ID> <현재풀이번호/총문제번호>
<추가로 하고싶은 말>
220930 설계독학맛비 (22/182)
하고싶은말 : 맛비의 작심삼일

즐공하셔요 :)
2
설계독학맛비
2021. 11. 13.
(2021.11.13) Verilog HDL Season1 설치영상 업데이트 공지.
안녕하세요! 설계가족 여러분 맛비입니다 :)

잘? 아시다시피, 설치 영상이 가장 어렵다 라는 사실을 여러분들을 알고 계실꺼에요.

그 과정을 이겨내시고 공부를 하시는 여러분들에게 정말 죄송하고, 진심으로 감사의 말씀을 드립니다.

여러분들의 피땀눈물을 통해 축적된 Big Data 로 설치를 무난하게 하기위해서는, 다음 부분을 수정해야 한다는 사실 알았습니다.

1. GUI 설치대신, Command Line 설치를 해야합니다.

2. install_config.txt 파일 수정시, 설치 path 뿐만아니라, 가장 하단에 있는 옵션을 off 해야합니다. (여기가 마의 99% 구간인데, 너무 오래 걸려요 ㅠ.ㅠ)

EnableDiskUsageOptimization=1 (default : on 상태) 가 되어 있습니다.

이거를

EnableDiskUsageOptimization=0 (off 상태로 변경)

계속 진화하는 맛비가 되겠습니다.

건강잘챙기시고 즐공하세요 :)
0