- 해결
Arty z7 -20 보드의 경우
안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수
fpga임베디드mas
・
18일 전
1
57
2
- 미해결
terminal 출력이 안됩니다
안녕하세요 🙂[1. 질문 챕터] : 4장 Vitis Serial Terminal에서 출력 결과 확인하는 부분<
노우진
・
19일 전
1
47
2
- 해결
RVALID/RREADY 핸드셰이크 발생 시 RDATA 전이가 발생해도 문제가 없는 이유?
안녕하세요 🙂[1. 질문 챕터] : eg) 몇 장, 몇 분 몇 초 쯤. or 수강생 분들이 봤을 때 어디구나?! 할 수
fpga임베디드김상현
・
21일 전
1
83
4
- 해결
수강 순서 질문 있습니다
안녕하세요 🙂[1. 질문 챕터
fpga임베디드verilogmas
・
3달 전
1
94
2
- 해결
UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.
안녕하세요 🙂[1. 질문 챕터] : FPGA 4장, 5장<stron
fpga임베디드dlrwo0904
・
3달 전
1
101
2
- 해결
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
안녕하세요 🙂[1. 질문 챕터
fpga임베디드dlrwo0904
・
5달 전
1
105
2
- 미해결
UART0, 1 중 선택
4장 7분 5초 Hello World를 출력하기 위해 UART 통신을 사용하는 것까진 이해를 했는데, UART0과 UART1이 있습
fpga임베디드김형우
・
6달 전
1
141
2
- 미해결
datamoverbram모듈질문
안녕하세요 🙂[1. 질문 챕터
fpga임베디드dentist141
・
7달 전
1
113
2
- 미해결
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
안녕하세요 🙂[1. 질문 챕터
fpga임베디드tjwjdtn0
・
8달 전
1
166
2
- 미해결
vitis 설치 관련 질문 있습니다!
안녕하세요 🙂[1. 질문 챕터
fpga임베디드승보 심
・
8달 전
1
181
2
- 미해결
FPGA 공식문서 읽는법
안녕하세요. 회사에서 FPGA 로직 설계 및 보드 개발 부서에 배치되서 일을 하는데,verilog랑 fpga쪽을 몰라서 강의를
fpga임베디드kimh7098
・
9달 전
1
171
2
- 미해결
보드 추가의 클릭창이 없습니다.
안녕하세요 🙂2025.2 버전
fpga임베디드bubu1312
・
10달 전
1
154
2
- 미해결
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
안녕하세요 🙂[1. 질문 챕터
fpga임베디드pyj4164
・
일 년 전
1
212
2
- 미해결
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
안녕하십니까 Matbi님너무 잘 학습하고 있습니다. [의문사항]<img sr
fpga임베디드bhk123
・
1
151
1
- 미해결
Vitis 코드 작성
안녕하세요 Matbi님강의 2회독중입니다.Vitis의 header file은 tool이 자동으로
fpga임베디드bhk123
・
1
188
2
- 미해결
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
안녕하세요 🙂[1. 질문 챕터
fpga임베디드박선준
・
1
388
3
- 미해결
[9장 led 점등 시간 제어 불가]
안녕하세요 🙂9장 Vitis Serial Terminal 을 통해 register에 W
fpga임베디드kongsugwan
・
1
154
2
- 미해결
Platform Invalid 오류
안녕하세요 🙂[1. 질문 챕터
fpga임베디드apex737
・
1
274
3
- 미해결
WSL 설치 관련 문의드립니다!!
안녕하세요 🙂[1. 질문 챕터
fpga임베디드박선준
・
1
148
2
- 미해결
Vivado 툴, 파일 질문드립니다!
안녕하세요 🙂[1. 질문 챕터
fpga임베디드박선준
・
1
258
2