이 강의를 통하여 수강생들은 Zynq 보드를 활용하여 Verilog를 구현하는 내용을 배우게 됩니다.
강의 업데이트
강의가 업데이트 되었습니다.
Verilog를 이용한 FPGA 활용 (v2.1)
NRZL Decoder 구현 내용(ch11)이 추가되었습니다.
FIFO 구현, 사용에 대한 중요한 내용입니다.
실무에 많은 도움이 될 것으로 기대합니다.
Verilog를 이용한 FPGA 활용 for Zynq (v1.2)
NRZL Decoder 구현 내용(ch14)이 추가되었습니다.
FIFO 구현, 사용에 대한 중요한 내용입니다.
실무에 많은 도움이 될 것으로 기대합니다.
강의를 구매하신 분들은 자료실에서 무료로 다운로드 받으시면 됩니다.
강의 통해 많은 도움 되시길 바랍니다.
감사합니다.