디지털 회로설계 실무 : Computer Architecture 와 SoC 프로토콜 Digital IP 설계하기

회로설계의 경쟁력, 결국 넓은 Domain 경험이 핵심입니다! STM32 MCU, Ethernet PHY, Motor Driver, ADC/DAC, EMI, ESD 등 모든 HW지식과 경험을 한 번에 해결해보세요!

'삼성전자, SK하이닉스 현업' 에서 요구하는 'AI 기반 회로설계/검증 자동화' 실무 강의입니다. TSMC 180nm PDK 기반 LDO IP 설계·검증 자동화 + AI 기반 AXI-Lite RTL 구현 + Python/TCL/Batch Script Regression 자동화 역량을 완성합니다.

삼성전자 현직자가 알려주는 디지털/아날로그 회로설계 기초와 실무! 회로설계 용어집, 세부 직무 선택 방법, 직무 면접 대비법까지 모두 받아가세요!

반도체(CHIP) 회로설계 직무로 삼성전자/SK하이닉스/LX세미콘/현대모비스/팹리스 회사를 준비 중이라면, '이것' 모르시면 안 됩니다!

아날로그 회로설계 직무 합격자 90%가 했던 경험! [현직자가 실무에서 가장 자주 쓰는 회로 (BGR / AMP / LDO / Comparator / Oscillator / Level-Shifter / Charge-Pump) 설계 프로젝트]로 반도체 제품의 이해 + 실무 경험과 스펙 + 취업 활용법까지 얻어가세요!

삼성전자 DS부문 메모리·S.LSI·Foundry·TSP·AVP 평가및분석, SK하이닉스 PE·AE·Solution PE를 준비하지만 사업부와 직무 차이에서 막히는 취업준비생을 위한 강의입니다. 제품평가 직무의 실제 업무 흐름을 기준으로 회사별 직무명을 정리하고, 본인의 전공 경험을 자소서와 면접에서 쓸 수 있는 직무 언어로 바꾸는 방법을 배웁니다. Analog 회로설계, Verilog/FPGA, 공정 실험, 데이터 분석 경험 등을 수율·Wafer Map·Shmoo Plot·불량 분석 키워드와 연결해 지원 전략을 세울 수 있습니다.

삼성전자 현직자가 알려주는 디지털/아날로그 회로설계 기초와 실무! 회로설계 용어집, 세부 직무 선택 방법, 직무 면접 대비법까지 모두 받아가세요!

CPU를 만들겠다고 마음먹으면 대개 회로도부터 찾습니다. 그런데 도면을 펼치는 순간 답할 수 없는 질문이 생깁니다. 이 블록은 왜 여기 있어야 합니까? 레지스터를 읽는 포트는 왜 두 개입니까? 답은 모두 명령어에 있습니다. 명령어가 무엇을 요구하는지 알면 어떤 회로가 필요한지가 정해집니다. 반대 순서로는 되지 않습니다. RISC-V 강의는 이미 여럿 있습니다. 하지만 대부분 슬라이드에 값을 띄우고 "이렇게 됩니다"라고 말한 뒤 넘어갑니다. 수강생은 그 값이 맞는지 확인할 방법이 없습니다. 이 강의는 파이썬 명령어 실행 시뮬레이터를 함께 드립니다. run ADD 라고 치면 그 자리에서 기계어가 조립되고, 32비트가 필드별로 펼쳐지고, 레지스터가 어떻게 바뀌는지 화면에 나옵니다. 교재의 모든 숫자가 이 도구의 실행 결과이며, 여러분 화면에서 똑같이 재현됩니다. 상용 디버거는 라이선스가 필요하고 시뮬레이터는 설치가 벽입니다. 이 도구는 파이썬만 있으면 됩니다. 보드도, 라이선스도, 설치도 필요 없습니다. RV32I 명령어 40개를 하나도 빠뜨리지 않고 직접 실행하며, 회로가 무엇을 해야 하는지 스스로 알아내는 과정입니다.

디지털 회로의 기본인 부울 논리, 논리게이트, 회로 간소화, 상태 기계, 레지스터 전송 레벨 설계 등을 학습한다. 또한 Verilog를 이용한 설계 방법을 학습한다.

임베디드 시스템의 본질 - 기본편에서 흐름을 이해했다면, 이제 STM32 펌웨어를 직접 구현할 차례입니다. STM32 Discovery Board를 활용해 CubeMX 설정부터 GPIO, UART, Timer, Interrupt 기반 펌웨어 구현까지 체계적으로 학습합니다. 단순히 HAL API를 사용하는 데서 끝나지 않고, 실제 프로젝트 흐름 속에서 주변장치를 연결하고 시스템을 설계하는 방법까지 다룹니다. 개별 기능 실습을 넘어, 하나의 펌웨어 시스템을 완성하는 경험을 얻을 수 있습니다.

CPU, 메모리, 디스크가 협업하는 원리와 운영체제가 자원을 중재하는 방식을 체계적으로 학습합니다. 서버 스펙표를 읽고 성능 병목을 판단할 수 있는 실무 기초 지식을 습득하며, 클라우드와 네트워크 학습의 토대를 마련합니다.

시스템 소프트웨어에서 가장 많이 쓰이는, 최신 리눅스 커널(v6.1)의 프로세스 핵심 개념을 "디버깅을 통해 배우는 리눅스 커널의 구조와 원리"의 저자가 제대로 설명합니다.

전원회로 설계 또는 회로 분석에 있어 필수적인 전원 부분 해석과 설계에 집중하는 강의입니다. 소자들과 설계 방법을 이론적인 접근과 실무적인 관점을 습득하여 하드웨어 엔지니어 업무의 기초를 다집니다.

우리가 말하는 0과 1, HIGH와 LOW, 논리게이트와 플립플롭은 모두 아날로그 신호가 임계값을 넘는 물리적 사건으로부터 태어납니다. 그렇다면, 논리 이전의 세계 — 전류와 전압이 만드는 움직임을 이해하는 것이 진짜 회로 설계의 시작이 아닐까요? 이 강의는 그 첫 걸음을 함께합니다.

현재 개발하고 있는 제품들이 고속 인터페이스, 소형화, 경량화 추세에 따라 EMI 현상은 증가되고 있습니다. 여러 노이즈, EMI 현상들의 발생 개념, 현상을 이해하고 저감하기 위한 방법을 이해하고자 합니다.

AI Tech DNA Series: AI 관점에서 바라보는 컴퓨터 기초 핵심 원리는 AI 시대에 필요한 컴퓨터의 기본 개념을 가장 쉽게 이해할 수 있도록 만든 입문 강의입니다. CPU·메모리·저장장치·네트워크·데이터 구조 등 기초 원리를 실생활 비유와 AI 관점으로 연결해 설명하여, 파이썬·AI·보안·클라우드로 나아가기 위한 탄탄한 기초 체력을 만들어 줍니다.

취업준비생, 입문자/신입/초급을 위한 입문 강의! 연구소 개발 경험이 없는 분들도 쉽게 따라하실 수 있도록 회로가 개발되는 과정에 초점이 맞춰져 있습니다. 블록도 그릴 때 어디에 중점을 두고 그려야 하는지 이유와 방법 등 기초적인 과정입니다.

CPU와 RISC-V를 공부하다 보면 명령어의 기능은 이해했지만, “이 명령어들이 실제 하드웨어에서는 어떻게 실행되는가?”, “직접 설계한 CPU가 정말 올바르게 동작한다고 어떻게 확인할 수 있는가?”라는 지점에서 어려움을 느끼게 됩니다. 시중의 많은 자료가 ISA 설명이나 간단한 CPU 예제에 머무르고, 완성된 IP를 사용하는 경우도 많아 CPU를 직접 설계하고 검증하여 실제 FPGA에서 프로그램을 실행하는 전체 과정을 경험하기는 쉽지 않습니다. 저는 시스템반도체 분야에서 오랜 기간 연구개발과 사업을 경험하고, 현재 대학에서 반도체 설계와 FPGA를 교육하면서 이러한 학습의 간극을 많이 보아 왔습니다. 그래서 이 과정은 완성된 CPU를 제공하고 동작만 확인하는 방식이 아니라, “RV32I 명령어를 실행하려면 어떤 하드웨어가 필요한가?”라는 질문에서 출발하여 CPU 구조를 White Box 방식으로 직접 설계하도록 구성했습니다. Volume 3에서는 Volume 2의 TinyRV32I를 기반으로 RV32I 40개 명령어를 사용하는 Full-Version 32비트 CPU로 확장합니다. 데이터패스와 Decoder, Branch·Jump, Byte/Halfword Memory Access를 확장하고, Forwarding과 Load-Use Interlock을 구현하여 5단 Pipeline이 데이터 의존성을 스스로 처리하도록 합니다. 이어 CSR, Exception, Interrupt, Trap, MRET을 통합하여 정상적인 프로그램 실행뿐 아니라 예외와 외부 사건까지 처리할 수 있는 CPU를 완성합니다. 설계는 RTL Simulation에서 끝나지 않습니다. 실제 프로그램을 CPU에서 실행하고 Spike Reference Model과 결과를 비교하며, RISC-V Architecture Compatibility Test의 목적과 수행·판정 과정을 실제 검증 사례를 통해 학습합니다. 마지막에는 검증한 CPU를 Arty S7-25 FPGA에 구현하여 Switch와 Button의 입력을 받아 프로그램을 실행하고 결과를 LED로 출력하는 것까지 확인합니다. 이 강의가 해결하고자 하는 문제는 단순히 RISC-V 명령어를 더 많이 아는 것이 아닙니다. 명령어 → CPU 아키텍처 → Verilog RTL → Pipeline 제어 → 프로그램 실행 → 표준 기반 검증 → FPGA 실제 동작을 하나의 흐름으로 연결하여, 수강생이 CPU 내부 구조를 근본적으로 이해하고 직접 설계·검증할 수 있는 엔지니어링 역량을 갖추도록 하는 것이 목표입니다.

RISC-V 명령어의 동작 원리에서 출발하여 5단 파이프라인 구조의 32비트 CPU를 직접 설계하고, Verilog RTL 구현부터 시뮬레이션 검증, FPGA 실물 실행까지 완성하는 실전 CPU 설계 과정입니다. RV32I 40개 명령어 중 CPU의 핵심 구조를 학습하는 데 필요한 14개 명령어를 선정하여 TinyRV32I를 단계적으로 구축합니다. 데이터패스, 파이프라인 레지스터, ALU와 제어회로, Branch, Hazard, Stall·Flush, Memory-Mapped I/O 등 실제 CPU를 구성하는 핵심 구조를 직접 설계하고 검증합니다. 강의에 사용되는 Verilog RTL, Testbench, Assembly 프로그램, Memory Image, FPGA 제약 파일을 제공하며, 최종적으로 Arty S7-25 FPGA에서 자신이 설계한 CPU로 실제 프로그램을 실행합니다. 본 과정은 여기서 끝나지 않습니다. TinyRV32I를 통해 CPU의 핵심 구조를 완성한 뒤, 후속 과정에서 RV32I 40개 명령어 전체를 지원하는 Full RV32I CPU로 확장하는 단계적 CPU 설계 시리즈로 이어집니다.

본 강의는 DDR Memory Arbiter를 구현합니다.

UART는 가장 기본적이며 널리 활용되는 시리얼 통신 방식으로, FPGA 설계를 처음 접하는 입문자에게 매우 적합한 학습 주제입니다. 본 강의에서는 UART의 통신 원리와 프레임 구조를 상세히 이해하고, 이를 기반으로 RTL(Register Transfer Level) 설계를 통해 송수신 로직을 직접 구현해보는 과정을 진행합니다. FPGA 상에서 UART를 구현함으로써 디지털 회로 설계 능력을 체계적으로 키우고, 시뮬레이션 및 검증을 통해 실제 하드웨어 수준에서 동작을 확인하는 경험을 쌓을 수 있습니다. 또한 Soft Processor인 MicroBlaze와 Xilinx UART IP를 활용한 방식도 함께 학습하여, 프로세서 기반의 시스템 설계 흐름 및 인터페이스 구성을 폭넓게 이해하게 됩니다. 이를 통해 논리 설계와 프로세서 설계를 아우르는 포괄적인 개발 역량을 갖출 수 있습니다.

혹시, IT 인프라(서버, 네트워크, 스토리지 등) 기술에 대해 이해를 못하여 여러움을 겪은 적은 없으신가요? IT 인프라가 어떻게 구성되고 어떤 기술이 적용되었는지 이해하고 싶으신가요? IT 인프라를 구성하는 다양한 기술에 대해서 설명하는 국내 유일의 강의입니다!

컴퓨터 구조 핵심 개념을 이해하고, 면접에서 말로 설명하는 훈련까지 함께 하는 강의

20년간 IT 분야에서 현업으로 개발 및 구축 업무를 하고 있습니다. 개발 분야로 진입하시거나 처음 시작하시는 분들께 좋은 가이드가 되어드리고 싶습니다.

비전공자를 위해 프로그래밍에 깔린 지식인 컴퓨터 구조의 원리를 설명하는 강의입니다. 강의의 목표는 프로그램 동작의 원리에 대해 익숙함을 가지기 위함입니다.

AI가 짜 준 코드를 뭔지도 모른 채 쓰고 계신가요. 단순이 동작하는게 중요한게 아니라 성능 좋게 만들어야 하는데 "왜 이렇게 구현했나요"라는 질문에는 말이 막힙니다. 그 답답함의 정체는 CS 기초지식이 없고 GPU 동작 원리를 모르기 때문입니다. 이 강의를 통해서 CPU와 GPU에 적용된 원리와 해당 CS 지식을 습득하여서, AI를 통제하면서 AI에게 일을 잘 시킬수 있는 사람이 됩니다. 또한 회사에서나 취업 / 이직에 있어서 AI에 대체되지 않고 더 높은 연봉을 받을 수 있게 됩니다.