fosiel9510

설계독학과 함께 Verilog HDL을 이용하여 SoC Bus의 기본이 되는 AMBA AXI4 설계와 VIP 검증 경험을 쌓아봅시다!

설계독학맛비

설계독학맛비's 실전 Verilog HDL Season 2 (AMBA AXI4 완전정복)

fosiel9510님, 수강평 감사드립니다.
AXI4를 처음 접하시면 구조가 복잡하게 느껴질 수 있지만, Season 2에서는 이론보다 ‘동작 흐름을 손으로 체득하는 과정’에 집중하셨다면 제대로 배우고 계신 겁니다. 아직 30%지만 흐름이 잡히기 시작하실 시점이라, 끝까지 완주하시면 인터페이스 설계가 훨씬 명확하게 정리되실 거예요. 즐공하세요!

반도체

verilog

fpga

amba

임베디드

Let's build AMBA AXI4 design and VIP verification experience, foundational to SoC Bus, through self-study of design with Verilog HDL!

semisgdh

입문

초급

중급이상

베릴로그 HDL

Verilog HDL

필드 프로그래머블 게이트 어레이

FPGA

Embedded

Design Self-Study Flavor's Practical Verilog HDL Season 2 (Complete Mastery of AMBA AXI4)

Before starting 설계독학맛비's Verilog HDL Season2

Mastering Valid/Ready Handshake Design, Fundamental to Data Transmission

Mastering Essential Buffer and FIFO Design for Smooth Data Transfer

Mastering theory and verification environment for AXI4 Interface design

Mastering AXI4-Lite Design

Mastering AXI4-Stream Design

Conquering AXI4 Design (feat. things every design engineer must know!!)

Memory copy IP. Designing DMA (Direct Memory Access).

[Project] Let's port ""Matbi Mem copy IP"" onto FPGA! (Operation and Performance Check)

Concluding