묻고 답해요

Clock 시뮬레이션 결과 관련 문의

미해결

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

안녕하세요 맛비님 강의 잘 듣고 있습니다. Clock 신호 생성을 테스트해보고 있는데 #100 finish 구문을 넣었음에도 waveform 이 100ns 에 끝나지 않고 계속 생성되네요. 무엇이 문제일까요? <코드> <Waveform> 감사합니다.

• verilog
• 임베디드
• clock_gen
• vivado
• verilog-hdl
• xilinx
• fpga