묻고 답해요

Vivado RTL design schematic view

미해결

설계독학맛비's 실전 Verilog HDL Season 1 (Clock부터 Internal Memory까지)

안녕하세요 좋은 강의 잘 듣고 있습니다. 실습을 진행하면서 다양한 Verilog 코드들을 직접 작성해볼 수 있었습니다. 이러한 코드들을 vivado에서 block diagram으로 변경하고자 하는데 어려움이 있어서 질문드립니다. Q ./build를 실행한 후 나타나는 gui에서 Verilog 코드를 block diagram으로 변경할 수 있는 방법이 있는지 알고 싶습니다. (flow navigator에서 schematic을 확인할 수 있다고 하는데 gui에서는 찾을 수가 없어서 다른 방법이 있는지 알고 싶습니다.) 감사합니다.

• schematic
• 임베디드
• fpga
• verilog-hdl