inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 7장] HW IP 를 제어하기 위한 AXI4-Lite Interface 이해하기 - 코드리뷰편

AXI Outstanding 링크

해결된 질문

542

장현수

작성한 질문수 3

1

안녕하세요.

이글루스 블로그가 서비스를 종료해 글을 볼 수가 없어요.

찾아보니 작성자가 다른 블로그에 글을 옮겨놓은것 같더라구요. 링크 수정하시면 좋을 것 같아요.

https://www.donghyun53.net/ahb-%eb%8c%80%eb%b9%84-axi-%ed%94%84%eb%a1%9c%ed%86%a0%ec%bd%9c%ec%9d%98-%ec%9e%a5%ec%a0%90-%eb%aa%87-%ea%b0%80%ec%a7%80/

fpga 임베디드

답변 1

1

설계독학맛비

안녕하세요 :)

저도 옛날에? 많이 참고했던 블로그인데, 여기로 옮기셨군요.

알려주셔서 진심으로 감사합니다.

링크 수정 해놓았어요.

즐공하세요 :)

UART0, 1 중 선택

1

59

2

datamoverbram모듈질문

1

66

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

101

2

vitis 설치 관련 질문 있습니다!

1

88

2

FPGA 공식문서 읽는법

1

99

2

보드 추가의 클릭창이 없습니다.

1

73

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

84

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

108

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

296

3

[9장 led 점등 시간 제어 불가]

1

83

2

Platform Invalid 오류

1

153

3

WSL 설치 관련 문의드립니다!!

1

100

2

Vivado 툴, 파일 질문드립니다!

1

157

2

9장 LED 점등 안됨

1

113

3

Edit in IP Packager 이후에

1

89

1

Fpga 로직

1

92

2

pmu-fw is not running

1

128

2

Create Project에 대해서 궁금해요

1

92

2

장치관리자 USB 포트

1

102

2

FPGA 7장 AXI_LITE I/F질문

1

91

1

bram mover에서 합성할때

1

81

2

타이밍 위반 질문

1

81

2

rvalid 초기화

1

68

2