inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

코드 작성 관련 질문

331

김재민

작성한 질문수 5

1

안녕하세요 강의를 잘 듣고 있는 수강생입니다!

다름이 아니라 맛비님께서는 강의에 사용하시는 코드를 모두 제공 해 주셔서 해당 코드를 기반으로 강의를 진행하다 보니 제가 직접 RTL 코드를 작성할만한 타이밍이 많이 없더라구요ㅠㅠ (제가 그냥 무지성으로 강의만 듣고 따라하는 것도 있는 것 같습니다...^^;;)

강의를 들으며 강의에서 사용하시는 RTL 을 직접 코딩하며 진행 해 보고 싶은데 어떤식으로 하면 될까요...? 제공 해 주시는 타이밍 다이어그램과 블록 다이어그램을 기반으로 혼자 작성 해 보는 방식으로 진행 해 보면 될까요?

fpga 임베디드

답변 1

1

설계독학맛비

안녕하세요 :)

공부 방법은 수강생 분들마다 차이가 있어서, 본인만의 스타일을 찾아보시는 것은 어떨까요?

제가드린 코드는 본인만의 설계 지식을 쌓기 위한 발판이라고 생각하시면 좋을 것 같아요.

제가 코드리뷰를 해드리기전에, 이론 + 해당 모듈의 스펙을 설명해 드리는 것 같은데요.

우선 한번 쭉 들어보시고, 제가 드린 코드 말고 재민님께서 설계하신 코드로 대체해보시는 것도 좋은 방법 같아요. (Zero base 에서 설계해본다)

그리고 스펙도 강의를 위한 것일뿐, 직접 스펙을 정의해볼 수 있을 것 같아요.

==============

개인적으로 이력서를 리뷰할때, 본인만의 경험이 무엇인지 (스토리) 를 좋게 보는 편인데요.

"강의를 수강하였다" 에서 그치지 마시고

본인만의 가속화시켜보고 싶은 알고리즘도 있을 것이고, 프로젝트로 발전시키면 더 좋을 것 같아요.

결론 : 상상의 나래를 펼치시면 무궁무진한 프로젝트를 만드실 수 있습니다. (이런 경험을 반복하시면 좋은 결과 있으실꺼에요)

즐공하세요 :)

UART0, 1 중 선택

1

59

2

datamoverbram모듈질문

1

66

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

101

2

vitis 설치 관련 질문 있습니다!

1

88

2

FPGA 공식문서 읽는법

1

99

2

보드 추가의 클릭창이 없습니다.

1

73

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

84

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

108

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

297

3

[9장 led 점등 시간 제어 불가]

1

83

2

Platform Invalid 오류

1

153

3

WSL 설치 관련 문의드립니다!!

1

100

2

Vivado 툴, 파일 질문드립니다!

1

157

2

9장 LED 점등 안됨

1

113

3

Edit in IP Packager 이후에

1

89

1

Fpga 로직

1

92

2

pmu-fw is not running

1

128

2

Create Project에 대해서 궁금해요

1

92

2

장치관리자 USB 포트

1

102

2

FPGA 7장 AXI_LITE I/F질문

1

91

1

bram mover에서 합성할때

1

81

2

타이밍 위반 질문

1

81

2

rvalid 초기화

1

68

2