간단한 질문입니다!
433
작성한 질문수 3
Vitis에서 더미파일을 만든 후 FPGA에 비트스트림을 올렸는데, Vivado에서 비트스트림 만들고 바로 올리지 않고 굳이 vitis에서 올렸던 특별한 이유가 있나요?!
처음에는 PS에서 공급하는 CLK 주기를 조작하기 위해서라고 생각했는데, 생각해보니 vivado에서 block design 할 때 clk 주기를 이미 줬더라구요..! 궁금합니다PL영역 안에서 (PS와의 연결 없이) 사용하는 clk의 기본 클락 주파수가 있을텐데, (아마 100Mhz였나요..) 이를 PS와의 연결 없이 조절할 수는 없는건가요?!
감사합니다 :)
답변 1
0
안녕하세요 :)
A1. PL 로 Clock 을 공급하지 않았어요.
FPGA 상에서 Clock 의 공급원은 PS 입니다. 그래서 PS 를 깨우기 위해서 Vitis 에서 실행을 하였습니다.
PL 로 별도로 공급하려면, 외부 Clock 을 끌어와서, Pin을 통해 입력받아 사용해야 합니다.
해당 강의에서는 그럴 이유가 없어서, PS Clock 을 사용했어요.
Zybo board의 외부 Clock 은 이전에 써본적이 있는데, 가능합니다. 옛날에 작성한거랑 정확한 방법은 직접 분석 부탁드려요. 참고만 하시라고 공유드립니다.
https://blog.naver.com/semisgdh/220956152746
A2.
외부에서 가져오는 방법은 위 링크로 설명하면 될 것 같아요.
============
(말은 쉽지만, 직접 해보시면서 얻는 것이 있을꺼에요.)
결론은 회로도 및 시스템을 분석해서, 본인 상황에 맞는 적절한 Clock 을 사용하시면 됩니다.
즐공하세요 :)
UART0, 1 중 선택
1
59
2
datamoverbram모듈질문
1
66
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
101
2
vitis 설치 관련 질문 있습니다!
1
88
2
FPGA 공식문서 읽는법
1
99
2
보드 추가의 클릭창이 없습니다.
1
73
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
84
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
108
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
297
3
[9장 led 점등 시간 제어 불가]
1
83
2
Platform Invalid 오류
1
153
3
WSL 설치 관련 문의드립니다!!
1
100
2
Vivado 툴, 파일 질문드립니다!
1
157
2
9장 LED 점등 안됨
1
113
3
Edit in IP Packager 이후에
1
89
1
Fpga 로직
1
92
2
pmu-fw is not running
1
128
2
Create Project에 대해서 궁금해요
1
92
2
장치관리자 USB 포트
1
102
2
FPGA 7장 AXI_LITE I/F질문
1
91
1
bram mover에서 합성할때
1
81
2
타이밍 위반 질문
1
81
2
rvalid 초기화
1
68
2