빌드/디버깅 시 JTEG 관련 문
464
작성한 질문수 16
안녕하세요.
다름이 아니라 혹시 Debug As 나 Run As 실행 시 아래와 같은 에러가 발생 하는 경우에는
어떻게 해결해야 하는지 도움을 주실 수 있으실까요?
저는 현재 아래 사진의 ZYBO Z7 보드를 사용하고 있습니다.
답변 1
0
안녕하세요 :)
사용하시는 USB 5pin 케이블에 문제가 있을 수 있어요.
확인부탁드려요~
0
음..
기존과 같은 환경일까요? (혹시모르니 기존 예제도 한번 돌려보시면 어떨까요?)
환경 문제라 생각나는건 저 이슈 하나인데.. 확인부탁드릴께요.
방화벽? 문제일 수 있고 보드 문제일 수 있고 생각나는건 이정도네요
1
혹시, Vivado에서
보드랑 Part 선택 할때,
기존에는 보드에서 제 모델을 선택해서 썼었고,
지금 해보는거는 Part 에서 xc7z010 검색해서 해본건데,
두 방법에 차이가 있을까요?
1
문제 해결 되었습니다 ㅎㅎ
앞으로도 열심히 강의 들으면서 실습도 하고,
실력과 경험 쌓아가도록 하겠습니다~!
맛비님 커리큘럼 쭉 따라가고 강의 전부 듣고 있는데,
정말 너무 좋은 강의들이에요!!!
나만 알고 싶은 그런 강의들 ㅎㅎ
앞으로도 지금처럼 좋은 강의들 잘 부탁드려요 ㅎㅎ
UART0, 1 중 선택
1
58
2
datamoverbram모듈질문
1
66
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
101
2
vitis 설치 관련 질문 있습니다!
1
87
2
FPGA 공식문서 읽는법
1
99
2
보드 추가의 클릭창이 없습니다.
1
72
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
83
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
108
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
295
3
[9장 led 점등 시간 제어 불가]
1
83
2
Platform Invalid 오류
1
153
3
WSL 설치 관련 문의드립니다!!
1
98
2
Vivado 툴, 파일 질문드립니다!
1
157
2
9장 LED 점등 안됨
1
113
3
Edit in IP Packager 이후에
1
88
1
Fpga 로직
1
92
2
pmu-fw is not running
1
128
2
Create Project에 대해서 궁금해요
1
91
2
장치관리자 USB 포트
1
102
2
FPGA 7장 AXI_LITE I/F질문
1
91
1
bram mover에서 합성할때
1
80
2
타이밍 위반 질문
1
81
2
rvalid 초기화
1
68
2