inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 16장] FSM 을 이용한 BRAM Data Mover 모듈 설계 - 실습편

lab16 빌드 후 2번(DATA Mover BRAM RUN) 실행시 오류

566

박현영

작성한 질문수 16

1

안녕하세요.

맛비님이 올려주신 c code 에서는 85번째 줄에서 조건이

assert( (0 < data) && (data < MEM_DEPTH));

와 같이 나와있어서 4096을 입력하게 되면

assertion "(0 < data) && (data < MEM_DEPTH)" failed: file "../src/lab16_main.c", line 85, function: main

와 같은 메시지가 나오며 실행이 되지 않습니다.

 

강의를 보면서 코드를 비교해보았는데,

맛비님의 c code에는

assert( (0 < data) && (data <= MEM_DEPTH));

와 같이 등호가 있어서, 저도 등호를 넣고 다시 실행 해보니, 그렇게 한 경우에는 4096 입력 시 정상 작동 합니다!

 

올려주신 c code 수정이 필요할 것 같습니다!

fpga 임베디드

답변 1

0

설계독학맛비

앗!! 그러네요.

해당 부분은 강의 하단에 첨부해 놓겠습니다.

즐공하셔요 :)

0

박현영

감사합니다. ㅎㅎ

UART0, 1 중 선택

1

58

2

datamoverbram모듈질문

1

66

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

101

2

vitis 설치 관련 질문 있습니다!

1

87

2

FPGA 공식문서 읽는법

1

99

2

보드 추가의 클릭창이 없습니다.

1

72

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

83

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

108

1

Vitis 코드 작성

1

130

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

295

3

[9장 led 점등 시간 제어 불가]

1

83

2

Platform Invalid 오류

1

153

3

WSL 설치 관련 문의드립니다!!

1

98

2

Vivado 툴, 파일 질문드립니다!

1

157

2

9장 LED 점등 안됨

1

113

3

Edit in IP Packager 이후에

1

88

1

Fpga 로직

1

92

2

pmu-fw is not running

1

128

2

Create Project에 대해서 궁금해요

1

91

2

장치관리자 USB 포트

1

102

2

FPGA 7장 AXI_LITE I/F질문

1

91

1

bram mover에서 합성할때

1

80

2

타이밍 위반 질문

1

81

2

rvalid 초기화

1

68

2