5장 실습이후 직접 코드를 따로 만들어서 같은 과정을 실행하면 led가 안켜지네요..
현재 사용하는 보드는 Arty z7-10입니다.
강의들으면서 실습으로 주신파일들로는 과정을 다 성공했는데
왜 코드를 직접 작성하면 led가 안켜질까요..
코드를 직접 작성하고 강의 영상의 과정을 그대로 따라가면서 진행했는데 이유를 도저히 모르겠습니다...
정말 바뀐거 라고는 코드만 직접 작성한거 말고는 모든 과정이 동일하게 진행되었습니다.
회로 합성, vitis 구동한 뒤 더미코드 작성해서 빌드하고 launch hardware까지 다 되는데 led만 안켜지네요.. ㅠㅠ
작성한 verilog코드와 xdc파일 같이 첨부합니다.
xdc파일의 경우 같은 파일로 배포해주신 코드에 대해서는 동작을 해서 바뀐것이 없습니다.
답변 1
0
안녕하세요 :)
현 강의의 질의응답에서 작성해드린데로, 개인이 작성한 코드는 리뷰해드리지 않습니다.
이 부분은 앞으로도 이해 부탁드립니다. (박하다고 생각하지 말아주세요.. 수강생이 1500명이 넘어서.. ㅠ)
================
작성해 주신 것 처럼 RTL Code 에 문제가 있는 것 같습니다.
일단 눈으로 보았을때 reset 이 의심이 되고요.
제가 드린 코드는 active low reset 일 것 같은데, 종현님께서 작성하신 코드는 active high reset 이네요.
이런 상황이라면 계속 reset 이 걸려서 counting 이 안되게 될 것으로 예상됩니다.
System 에서는 active low reset 이 걸리도록 되어있습니다.
참고하셔서 수정 후 Test 부탁드립니다.
즐공하세요 :)
UART0, 1 중 선택
1
58
2
datamoverbram모듈질문
1
66
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
101
2
vitis 설치 관련 질문 있습니다!
1
87
2
FPGA 공식문서 읽는법
1
99
2
보드 추가의 클릭창이 없습니다.
1
72
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
83
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
108
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
295
3
[9장 led 점등 시간 제어 불가]
1
83
2
Platform Invalid 오류
1
153
3
WSL 설치 관련 문의드립니다!!
1
98
2
Vivado 툴, 파일 질문드립니다!
1
157
2
9장 LED 점등 안됨
1
113
3
Edit in IP Packager 이후에
1
88
1
Fpga 로직
1
92
2
pmu-fw is not running
1
128
2
Create Project에 대해서 궁금해요
1
91
2
장치관리자 USB 포트
1
102
2
FPGA 7장 AXI_LITE I/F질문
1
91
1
bram mover에서 합성할때
1
80
2
타이밍 위반 질문
1
81
2
rvalid 초기화
1
68
2