inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

lab10_vitis build 실패 ,,

231

박종호

작성한 질문수 21

1

빌드를 하게 되면 아래와 같은 에러메세지가 출력됩니다.

Problem 탭에는 이렇게 표시되어 있습니다.

sleep.h 파일은 존재하는데 왜 이러는걸까요 ,, ??

usleep이 아닌 sleep도 안되네용 ,,

조언 부탁드립니다 ㅠ

fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

해당 에러는 "코드내에 function 이 없다." 즉, include 이슈로 예상됩니다.

  1. 제공해드린 SW 코드 그대로 사용하셨는지 궁금하네요. (지금 원보코드를 보니 usleep 을 사용했었는데;;)

  2. sleep 함수를 사용하기 위해서 include 코드내에 추가하셨는지 궁금합니다.

확인 부탁드려요.

UART0, 1 중 선택

1

59

2

datamoverbram모듈질문

1

66

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

103

2

vitis 설치 관련 질문 있습니다!

1

89

2

FPGA 공식문서 읽는법

1

100

2

보드 추가의 클릭창이 없습니다.

1

75

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

85

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

109

1

Vitis 코드 작성

1

131

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

298

3

[9장 led 점등 시간 제어 불가]

1

84

2

Platform Invalid 오류

1

154

3

WSL 설치 관련 문의드립니다!!

1

103

2

Vivado 툴, 파일 질문드립니다!

1

163

2

9장 LED 점등 안됨

1

114

3

Edit in IP Packager 이후에

1

90

1

Fpga 로직

1

93

2

pmu-fw is not running

1

133

2

Create Project에 대해서 궁금해요

1

93

2

장치관리자 USB 포트

1

105

2

FPGA 7장 AXI_LITE I/F질문

1

93

1

bram mover에서 합성할때

1

82

2

타이밍 위반 질문

1

83

2

rvalid 초기화

1

69

2