inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

윈도우에서 리눅스 환경 처럼 Build 하기

789

은상

작성한 질문수 2

1

안녕하세요 맛비님의 2가지 강의를 모두 수강했는데요

 

복습을 하던 중 문득 제가 만든 모듈의 웨이브폼을 간단하게 확인하고 싶어서 질문 드렸습니다

 

윈도우 환경에서 리눅스에서 하던 것 처럼 간단하게 cmd 창에서 build 를 통해서 tb와 모듈을 빌드하고 웨이브폼을 관찰할 수 있는 방법이 있을까요..?

이제 막 공부하고 있는 초보 개발자입니다 ㅠ 시간 되실때 질문 받아주시면 감사하겠습니다

fpga 임베디드

답변 1

0

설계독학맛비

안녕하세요 :)

복습을 하던 중 문득 제가 만든 모듈의 웨이브폼을 간단하게 확인하고 싶어서 질문 드렸습니다.

현 리눅스 환경에서도 가능하긴 한데. windows 에서 확인하고 싶으신가보네요.

윈도우 환경에서 리눅스에서 하던 것 처럼 간단하게 cmd 창에서 build 를 통해서 tb와 모듈을 빌드하고 웨이브폼을 관찰할 수 있는 방법이 있을까요..?

음.. 제가 제공해드린 build 파일을 열어보시면, waveform 을 띄우기 위한 과정이 다음 그림처럼 3개의 line 으로 구성되어 있음을 확인하실 수 있어요.

image이를 windows 에서도 위 환경을 잡고, simulation 을 돌리시면 된다, 라는 예상은 됩니다.

해보지는 못했는데 (리눅스가 더 편해서.. 윈도우즈가 더 불편합니다 ㅠㅠ)

===================================== 

다음 flow 로 진행해 보시겠어요?

  1. windows 에서 command line 을 치기 위한 vivado 전용 terminal 을 띄우고요. 캡쳐 내용은 2012.4 의 옛날 자료인데, 핵심은 "Command Prompt" 를 실행합니다. 입니다. 그러면 terminal command line 을 입력할 수 있는 화면이 뜨실꺼에요.
    image

  2. 위의 세개의 라인을 입력하시면 됩니다. (경로는 잘.. 잡아주세요.. 귀찮은 작업이 되실겁니다 ㅠ)

===================================== 

(복잡한 설계시는 비추이지만) 정말 간단한 코드라면 EDA Playground 를 사용해보세요.

https://wikidocs.net/104455

위 링크 참고하시면 됩니다. 저는 개인적으로 그렇게.. 좋아하는 환경은 아니에요 ㅎ

즐공하세요 :)

UART0, 1 중 선택

1

59

2

datamoverbram모듈질문

1

66

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

103

2

vitis 설치 관련 질문 있습니다!

1

89

2

FPGA 공식문서 읽는법

1

101

2

보드 추가의 클릭창이 없습니다.

1

75

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

85

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

109

1

Vitis 코드 작성

1

131

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

298

3

[9장 led 점등 시간 제어 불가]

1

84

2

Platform Invalid 오류

1

154

3

WSL 설치 관련 문의드립니다!!

1

103

2

Vivado 툴, 파일 질문드립니다!

1

163

2

9장 LED 점등 안됨

1

114

3

Edit in IP Packager 이후에

1

90

1

Fpga 로직

1

93

2

pmu-fw is not running

1

133

2

Create Project에 대해서 궁금해요

1

93

2

장치관리자 USB 포트

1

105

2

FPGA 7장 AXI_LITE I/F질문

1

93

1

bram mover에서 합성할때

1

82

2

타이밍 위반 질문

1

83

2

rvalid 초기화

1

69

2