BRAM 메모리 공간의 절대 주소 문의
639
작성한 질문수 9
안녕하십니까?
이 강의에서 BRAM 영역의 Width와 관계없이,
Addr[0], Addr[1]로 표현하셨는데,
이 메모리 공간의 실제 주소(절대 주소)가 어떻게 되는지 궁금합니다.
예로 0x4000 0000 에 BRAM을 할당 했을때,
Addr[0] :
Addr[1] :
각강의 주소가 어떻게 되나요?
Width : 16 or 32일 때 가정해서
Width와 관계없이, 무조건 1씩 증가하는 것으로 봐야 하나요?
만약 VITIS에서 접근할려고 할 때, 주소를 어떻게 해야 할지 궁금합니다.
답변 1
0
안녕하세요 :)
일반 BRAM 에서는 DATA Width 와 무관하게, Address 는 0,1,2,3 으로 접근합니다.
위 case 에서는 일반적인 BRAM 접근이 아닌, System 관점의 접근으로 판단되고, Address 는 Byte 로 접근합니다.
그럼으로 DATA width 에 따라 Address [0], [1] 이 결정됩니다.
Width 16bit (2 byte). 0x4000 0000 은 생략
Addr[0] : 0x00
Addr[1] : 0x02
Addr[2] : 0x04
Width 32bit (4 byte)
Addr[0] : 0x00
Addr[1] : 0x04
Addr[1] : 0x08
만약 VITIS에서 접근할려고 할 때, 주소를 어떻게 해야 할지 궁금합니다.
AXI4-Lite 로 접근하는 방법을 기준으로는
4 byte 의 주소체계로 접근해야합니다. (data bit width 32 bit)
즐공하세요 :)
UART0, 1 중 선택
1
51
2
datamoverbram모듈질문
1
63
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
96
2
vitis 설치 관련 질문 있습니다!
1
84
2
FPGA 공식문서 읽는법
1
95
2
보드 추가의 클릭창이 없습니다.
1
71
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
81
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
106
1
Vitis 코드 작성
1
130
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
290
3
[9장 led 점등 시간 제어 불가]
1
81
2
Platform Invalid 오류
1
148
3
WSL 설치 관련 문의드립니다!!
1
96
2
Vivado 툴, 파일 질문드립니다!
1
150
2
9장 LED 점등 안됨
1
110
3
Edit in IP Packager 이후에
1
82
1
Fpga 로직
1
89
2
pmu-fw is not running
1
127
2
Create Project에 대해서 궁금해요
1
89
2
장치관리자 USB 포트
1
98
2
FPGA 7장 AXI_LITE I/F질문
1
89
1
bram mover에서 합성할때
1
77
2
타이밍 위반 질문
1
78
2
rvalid 초기화
1
66
2