RTL analysis와 관련해서....
925
작성한 질문수 9
강의와는 조금 벗어난 질문이라 드리기가 조심스럽지만, 디버깅 과정에서 너무 답답하여 맛비님께 질문드립니다.
RTL anlysis를 통해서 schematic이 제대로 생성되었는지 확인하였는데,
다음 synthesis 과정에서 constraint wizard로 적절히 파일을 생성해준 다음 synthesis를 진행하였습니다.
그런데 error와 warning은 없는데 schematic이나 utilization 정보를 보면 터무니 없는 정보들이 나옵니다.
혹시 어떤 부분을 확인하면 도움이 될까요?
제가 vivado 관련 기본 개념들이 너무 없어서 막히는 부분이 많은 것 같습니다.
답변 1
0
안녕하세요 :)
사정은 이해가 되나, 답변은 양해 부탁드립니다.ㅠ
해드리고 싶은 이야기는 (읽어보셨겠지만) error 메세지를 보고 해결하셔야 할 것 같아요.
원래 실무도 그렇게 합니다. (제 강의도 그냥 된건 아니라는 뜻이죠.. ㅠ 무수히 많은 에러 수정 과정을 거쳐서 만들었어요)
즐공하세요 :)
UART0, 1 중 선택
1
59
2
datamoverbram모듈질문
1
66
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
103
2
vitis 설치 관련 질문 있습니다!
1
89
2
FPGA 공식문서 읽는법
1
102
2
보드 추가의 클릭창이 없습니다.
1
75
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
85
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
109
1
Vitis 코드 작성
1
131
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
298
3
[9장 led 점등 시간 제어 불가]
1
84
2
Platform Invalid 오류
1
154
3
WSL 설치 관련 문의드립니다!!
1
103
2
Vivado 툴, 파일 질문드립니다!
1
163
2
9장 LED 점등 안됨
1
114
3
Edit in IP Packager 이후에
1
90
1
Fpga 로직
1
93
2
pmu-fw is not running
1
133
2
Create Project에 대해서 궁금해요
1
93
2
장치관리자 USB 포트
1
105
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
82
2
타이밍 위반 질문
1
83
2
rvalid 초기화
1
69
2