10강 진행중 어드레스 관련 에러
734
작성한 질문수 1
안녕하세요 맛비님!
10강 진행 중 마지막 run as 시 아래와 같은 에러가 발생하여 진행이 불가능합니다 ㅠㅠ
어드레스 관련 문제인거같은데 
어드레스와 range 같은 값들이 이전 강의까지는 강의 속 맛비님과 동일하게 생성되다가 10강 진행할때는 상이한 값이 나오네요 개인적으로 이것과 연관이 있지않을까 예상을 해보는데 혹시 어떻게 진행해야하는지 질문 드립니다 ㅠㅠ
답변 1
0
안녕하세요 :)
헛.. 캡쳐해주신 부분은, PS 에서 AXI4-Lite 로 PL 영역의 IP접근시 사용할 Memory mapped address 입니다. (PS 는 주소로 PI 의 HW IP 에 접근) 저거는의심하고계신 부분 하고는 다른 문제 같다.. 라는 생각이 드네요.
==============
launch 하면서 발생하는거라,
FPGA 에서 중간에 jtag jumper 를 변경하거나 하신적이 있으실까요? 실행당시의 환경오류일 가능성도 있어보여서요.
한번더 영상하고 동일하게 같이 해보시고요.
재현되시면, 문제되는 프로젝트를 공유드라이브 링크로 주시면, 주말중에 확인해보겠습니다 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
1
56
2
UART0, 1 중 선택
1
90
2
datamoverbram모듈질문
1
85
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
118
2
vitis 설치 관련 질문 있습니다!
1
111
2
FPGA 공식문서 읽는법
1
114
2
보드 추가의 클릭창이 없습니다.
1
83
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
99
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
118
1
Vitis 코드 작성
1
139
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
319
3
[9장 led 점등 시간 제어 불가]
1
91
2
Platform Invalid 오류
1
165
3
WSL 설치 관련 문의드립니다!!
1
116
2
Vivado 툴, 파일 질문드립니다!
1
180
2
9장 LED 점등 안됨
1
127
3
Edit in IP Packager 이후에
1
98
1
Fpga 로직
1
105
2
pmu-fw is not running
1
147
2
Create Project에 대해서 궁금해요
1
100
2
장치관리자 USB 포트
1
117
2
FPGA 7장 AXI_LITE I/F질문
1
95
1
bram mover에서 합성할때
1
87
2
타이밍 위반 질문
1
88
2