HW 가속기로 만드는 법
653
작성한 질문수 18
안녕하세요 맛비님.
이번 강의에서 8비트 곱셈 Core 모듈은 SW보다 HW의 수행 시간이 더 느리기 때문에 HW 가속기로써 적합하지 않다고 말씀해주셔서 다음과 같이 질문 두 가지 남깁니다.
병렬 처리하는 HW가 더 빠를 것이라고 생각되었는데, 왜 SW의 수행 능력이 더 빨랐던 걸까요?
제 생각에는 SW가 처리하기에 너무나도 단순한 곱셈밖에 없었기 때문에(복잡하지 않았기 때문에),
Data loading하는 양이 적어 연산하는 양 자체가 작았기 때문에,
AXI4가 아닌 AXI4-Lite를 사용함으로써 Data를 1byte씩만 보낼 수 있었기 때문에라고 생각되는데 틀린 부분이나 더 이유가 있을까요?
8비트 곱셈 Core 모듈이 HW 가속기로써 작동하게 만들어주려면 어떤 조치를 취하실 것인지 궁금합니다.
HW의 연산 시간이 SW의 연산 시간보다 빨라야 HW 가속기로써의 역할을 하는 것이 아니라, Data loading 시간 + HW의 연산 시간 + HW의 결과를 넘기는 시간이 SW의 연산시간보다 빨라야 HW가속기로써 적합한 것인데, 이를 한 문장으로 표현할 수 있을까요? (HW의 수행 시간이 SW의 수행 시간보다 빠르다? 와 같이)
항상 감사합니다.
답변 1
0
안녕하세요 :)
병렬 처리하는 HW가 더 빠를 것이라고 생각되었는데, 왜 SW의 수행 능력이 더 빨랐던 걸까요?
Data Loading 의 시간이 Performance Bottle Neck 이었습니다. (강의에서도 언급)
AXI4가 아닌 AXI4-Lite를 사용함으로써 Data를 1byte씩만 보낼 수 있었기 때문에라고 생각되는데 틀린 부분이나 더 이유가 있을까요?
AXI4-Lite 는 32bit == 4 byte 입니다.
8비트 곱셈 Core 모듈이 HW 가속기로써 작동하게 만들어주려면 어떤 조치를 취하실 것인지 궁금합니다
어떤 조치라면 어떤...? 범위가 너무 넓네요.
HW의 연산 시간이 SW의 연산 시간보다 빨라야 HW 가속기로써의 역할을 하는 것이 아니라, Data loading 시간 + HW의 연산 시간 + HW의 결과를 넘기는 시간이 SW의 연산시간보다 빨라야 HW가속기로써 적합한 것인데, 이를 한 문장으로 표현할 수 있을까요? (HW의 수행 시간이 SW의 수행 시간보다 빠르다? 와 같이)
이미 충분히 훌륭한 문장을 만드셨는데, 한문장..... 으로 해야하나요..? (제약사항이 있는건지)
즐공하세요 :)
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
0
3
1
UART0, 1 중 선택
1
60
2
datamoverbram모듈질문
1
66
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
103
2
vitis 설치 관련 질문 있습니다!
1
90
2
FPGA 공식문서 읽는법
1
102
2
보드 추가의 클릭창이 없습니다.
1
75
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
85
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
109
1
Vitis 코드 작성
1
131
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
298
3
[9장 led 점등 시간 제어 불가]
1
84
2
Platform Invalid 오류
1
154
3
WSL 설치 관련 문의드립니다!!
1
103
2
Vivado 툴, 파일 질문드립니다!
1
163
2
9장 LED 점등 안됨
1
114
3
Edit in IP Packager 이후에
1
91
1
Fpga 로직
1
94
2
pmu-fw is not running
1
133
2
Create Project에 대해서 궁금해요
1
93
2
장치관리자 USB 포트
1
105
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
82
2
타이밍 위반 질문
1
83
2