inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

코드 재실행

해결된 질문

284

IC3 SNU

작성한 질문수 2

0

안녕하세요, 맛비님.

Lab 4 Hello world print 진행 중 궁금한 것이 있습니다.

Hello world 프린트는 잘 됩니다.

그런데 무한루프 while(1) 도는 중에 (terminal에 계속 hello world 출력 중) 소스 코드를 수정하고 다시 re build 를 하여 run하려 할 때 에러가 납니다.

혹시

1. 코드가 계속 도는 중에 이렇게 re build를 하면 안되는 것인지

2. 무한루프 도는 중에 중간에 강제로 stop할 방법이 있는지

여쭈어봐도 될까요?

감사합니다.

임베디드 임베디드 fpga

답변 1

0

설계독학맛비

안녕하세요 :)

A1. 음.. 실행상태에서, re build 가 가능해보이는데요. 어떻게 하셨는지 캡쳐로 설명 가능할까요? 글만 보아서는 잘 모르겠어요.

A2. 다음 코드를 참고해보세요. quit 를 입력하시면 무한 while loop 이 탈출됩니다. 이 코드를 응용하면 될 것 같아요.

#include <stdio.h>

#include <string.h>

#define BUFSIZE 100

int main(void) {

char buf[BUFSIZE];

while (1) {

printf("Enter a string (or 'quit' to exit): ");

fflush(stdout);

if (fgets(buf, BUFSIZE, stdin) != NULL) {

buf[strcspn(buf, "\n")] = 0;

if (strcmp(buf, "quit") == 0) {

break;

}

printf("You entered: %s\n", buf);

}

}

printf("Exiting program...\n");

return 0;

}

 

#

Arty z7 -20 보드의 경우

1

69

2

RVALID/RREADY 핸드셰이크 발생 시 RDATA 전이가 발생해도 문제가 없는 이유?

1

95

4

수강 순서 질문 있습니다

1

100

2

UART의 역할이 PC와 PS를 연결해 주는 역할로 알고 있습니다.

1

103

2

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

1

110

2

UART0, 1 중 선택

1

147

2

datamoverbram모듈질문

1

115

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

169

2

vitis 설치 관련 질문 있습니다!

1

181

2

FPGA 공식문서 읽는법

1

175

2

보드 추가의 클릭창이 없습니다.

1

164

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

233

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

158

1

Vitis 코드 작성

1

190

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

391

3

[9장 led 점등 시간 제어 불가]

1

159

2

Platform Invalid 오류

1

283

3

WSL 설치 관련 문의드립니다!!

1

149

2

Vivado 툴, 파일 질문드립니다!

1

263

2

9장 LED 점등 안됨

1

203

3

Edit in IP Packager 이후에

1

147

1

Fpga 로직

1

155

2

pmu-fw is not running

1

254

2

Create Project에 대해서 궁금해요

1

167

2