10장 질문
안녕하세요 맛비님!
FPGA 10강을 수강하던 중 질문사항이 생겨 문의드립니다!
보드에 설계를 올린 후 read 과정에서 reg0에 100MHz 값을 넣었기 때문에 reg0 만 read 하신걸로 알고있는데,
실습을 따라하던 중, reg1,2,3 값이 궁금하여 read 해보았는데 아래와 같은 값을 읽어왔습니다.
혹시 이 값들은 무엇을 의미하는건지, 아무것도 저장을 하지 않았다면 왜 reg1 에만 5라는 값이 저장되어있던건지 궁금합니다!
답변 1
HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?
0
5
1
UART0, 1 중 선택
1
60
2
datamoverbram모듈질문
1
66
2
vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.
1
103
2
vitis 설치 관련 질문 있습니다!
1
90
2
FPGA 공식문서 읽는법
1
102
2
보드 추가의 클릭창이 없습니다.
1
75
2
Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다
1
85
2
BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문
1
109
1
Vitis 코드 작성
1
131
2
vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.
1
298
3
[9장 led 점등 시간 제어 불가]
1
84
2
Platform Invalid 오류
1
155
3
WSL 설치 관련 문의드립니다!!
1
103
2
Vivado 툴, 파일 질문드립니다!
1
163
2
9장 LED 점등 안됨
1
114
3
Edit in IP Packager 이후에
1
91
1
Fpga 로직
1
94
2
pmu-fw is not running
1
133
2
Create Project에 대해서 궁금해요
1
93
2
장치관리자 USB 포트
1
105
2
FPGA 7장 AXI_LITE I/F질문
1
93
1
bram mover에서 합성할때
1
82
2
타이밍 위반 질문
1
83
2