inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

[FPGA 9장] User 가 원하는 점등시간을 입력받아서 LED 점등하기- 코드리뷰편 (AXI4-Lite 를 이용한 PS <-> PL 간의 통신 방법 익히기1)

9장 timescale 질문드립니다!

해결된 질문

374

윤두현

작성한 질문수 4

1

안녕하세요 맛비님!

9장 axi 를 이용한 led점등 프로젝트를 수행하던 중 궁금한 점이 생겨 질문드립니다.

제공해주신 코드가 1ns/1ps 의 timescale 을 가지는 것으로 확인하였는데,

vitis terminal 을 통하여 넘긴 100,000,000 과 같은 수는 0.1s (==100,000,000ns) 이므로 0.1s 마다 깜빡거려야하는 것 아닌가요??

기본적인 내용이지만 조금 헷갈려서 질문드립니다!

임베디드 임베디드 fpga

답변 1

0

설계독학맛비

안녕하세요 :)

timescale 은 시뮬레이터에서 time 의 단위를 위해서 사용합니다.

fpga 의 동작과 아무 관련이 없습니다.

=================================

100,000,000 == 100 MHz 입니다.

HW 모듈의 input freq clock 은 100 MHz 입니다.

 

그래서 1초입니다.

위 말이 이해가 어려우시면, verilog hdl seaosn1 의 1 장 참고 부탁드립니다.

즐공하세요 :)

 

0

윤두현

이해했습니다! 감사합니다:)

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

0

6

1

UART0, 1 중 선택

1

60

2

datamoverbram모듈질문

1

66

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

103

2

vitis 설치 관련 질문 있습니다!

1

90

2

FPGA 공식문서 읽는법

1

102

2

보드 추가의 클릭창이 없습니다.

1

75

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

85

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

109

1

Vitis 코드 작성

1

131

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

298

3

[9장 led 점등 시간 제어 불가]

1

84

2

Platform Invalid 오류

1

155

3

WSL 설치 관련 문의드립니다!!

1

103

2

Vivado 툴, 파일 질문드립니다!

1

163

2

9장 LED 점등 안됨

1

114

3

Edit in IP Packager 이후에

1

91

1

Fpga 로직

1

94

2

pmu-fw is not running

1

133

2

Create Project에 대해서 궁금해요

1

93

2

장치관리자 USB 포트

1

105

2

FPGA 7장 AXI_LITE I/F질문

1

93

1

bram mover에서 합성할때

1

82

2

타이밍 위반 질문

1

83

2