inflearn logo
강의

강의

N
챌린지

챌린지

멘토링

멘토링

N
클립

클립

로드맵

로드맵

지식공유

설계독학맛비's 실전 FPGA를 이용한 HW 가속기 설계 (LED 제어부터 Fully Connected Layer 가속기 설계까지)

강의자료 다운로드

403

Hwan Lee

작성한 질문수 2

1

HW, 가속기 설계, AI HW 강의자료를 다운받는 중인데.. 폴더의 다운로드 및 여러 개를 동시에 다운로드가 안되어 파일 하나하나 받고 있습니다. 혹시 압축해서 올려주실 수 있을까요??

Verilog HDL Season 1은 압축파일이었습니다.

fpga 임베디드

답변 1

0

설계독학맛비

폴더 통째로 받을 수 있습니다. :)

image

  1. 실습폴더를 찍으시고요.

  2. 다운로드를 눌러주세요.

onedrive 에서 압축파일로 다운로드 되실꺼에요.

즐공하세요 :)

 

0

Hwan Lee

image개별 파일들은 다운로드라는 버튼이 표시되나, 폴더들은 안뜨네요..

폴더 우클릭시 '정보'만 보여집니다.

0

설계독학맛비

앗.. 저도 지금하니까 "다운로드" 가 사라졌네요;;;;;;;;;; (몇일전까지 보였는데;;;)

방금 업데이트 했어요.

FPGA

image

AI

image

확인 부탁드려요. :)

 

0

Hwan Lee

자료 다운 받았어요 감사합니다!

이유는 모르겠지만 크롬에선 링크 접속이 안되어 엣지로 받았습니다^^

0

설계독학맛비

읔... 원드라이브가 참... 이상하군요 ㅠ

저는 크롬에서 되는데;;

그래도 잘 받으셨다니 다행입니다.

즐공하세요 :)

HW가속기 설계에서 더 보완할 수 있는 방법이 있을까요?

0

4

1

UART0, 1 중 선택

1

60

2

datamoverbram모듈질문

1

66

2

vitis 설치엣 alveo kria versal 등 옵션을 끄고 설치를 했습니다.

1

103

2

vitis 설치 관련 질문 있습니다!

1

90

2

FPGA 공식문서 읽는법

1

102

2

보드 추가의 클릭창이 없습니다.

1

75

2

Edit in IP Packager에서 코드 수정 후 IP 수정하면 simulation에서 수정된 코드로 작동이 안됩니다

1

85

2

BRAM의 Read / Write를 다 수행했는지 확인할 때 사용되는 num_cnt / i_num_cnt 관련 질문

1

109

1

Vitis 코드 작성

1

131

2

vivado 및 vitis 리눅스 환경 설치 관련 질문드립니다.

1

298

3

[9장 led 점등 시간 제어 불가]

1

84

2

Platform Invalid 오류

1

155

3

WSL 설치 관련 문의드립니다!!

1

103

2

Vivado 툴, 파일 질문드립니다!

1

163

2

9장 LED 점등 안됨

1

114

3

Edit in IP Packager 이후에

1

91

1

Fpga 로직

1

94

2

pmu-fw is not running

1

133

2

Create Project에 대해서 궁금해요

1

93

2

장치관리자 USB 포트

1

105

2

FPGA 7장 AXI_LITE I/F질문

1

93

1

bram mover에서 합성할때

1

82

2

타이밍 위반 질문

1

83

2